帮帮文库

返回

基于VHDL的UART设计毕业设计论文 基于VHDL的UART设计毕业设计论文

格式:word 上传:2022-06-25 19:49:54

《基于VHDL的UART设计毕业设计论文》修改意见稿

1、“.....第个是监测到数据传输的提示信号接口,另个是用于复位信号监测器的信号。图所示是内核与信号监测器连接示意图。图内核与信号监测器连接示意图内核与信号监测器得端口定义如表所示。表内核与信号监测器得端口定义表名称类型宽度说明输入信号监测器的指示信号基于的设计输出信号监测器复位信号串行发送端口移位寄存器在进行移位的时候,会将最高位输出,但是只有在发送数据的时候才需要将移位寄存器的数据串行输出,所以移位寄存器的输出端不能直接的连接到串行发送端上,它们之间需要添加个二选的选择器,如图所示......”

2、“.....选择信号连接到内核的个端口,输出连接到串行发送端口上。这样,内核就可以通过信号选择向发送的数据,在发送过程中将移位寄存器输出送到上,在其他的过程中则将高电平送到上。内核模块的状态机设计内核模块的功能是控制数据接收数据加载和数据发送的过程,这可以用状态机来实现。下面就按接收和发送的过程来介绍内核模块状态机的实现。数据接收过程数据接收过程的流程图如图所示,可以定义个状态空闲接收和接收完成,其状态变换图如图所示。内核模块在复位后进入空闲状态。如果信号监测器监测到数据到数据传输......”

3、“.....内核监测到此信号就会进入接收状态。在内核由空闲状态转为接收状态过程中,需要进行系列的接收预备操作,包括将子模块复位选择移位寄存器穿行输入数据选择移位寄存器时钟等。进入接收状态后,波特率发生器开始工作,其输出波特率时钟驱动移位寄存器同步的存储接收端口的数据,并且其提示信号驱动计数器进行计数。当所以数据接收完成,计数器也达到了其计数的上阙,它会给内核发送个信号,使得内核进入接收完成的状态。内核进入接收完成状态的同时,会检查奇偶校验的结果,同时使得子模块使能信号无效以停止各个子模块。内核的接收完成状态仅仅保持个时钟周期......”

4、“.....准备接收下次数据传输。数据加载和发送过程数据加载和发送的过程都是为了发送数据而设定的,所以将他们放在起进行介绍。可以用个状态实现上述的过程,即空闲加载发送和发送完成,其中的空闲状态就是内核复位后的空闲状态,和上面介绍的数据接收过程空闲状态致。数据加载和发送过程的状态转换如图所示。基于的设计图内核数据接收状态转换图图内核数据加载和发送状态转换图数据加载过程在数据发送过程之前。内核复位后进入空闲状态,当监测到发送控制信号有效时,便会加入加载状态开始数据加载。在进入加载状态的同时......”

5、“.....并且通过选择信号使得移位寄存器的输入为内核产的串行数据序列,使得移位寄存器和计数器的工作时钟为系统时钟。进入加载状态后,内核会将完整的待发送序列加载到移位寄存器的数据输入端,发送的序列是和系统的时钟同步的,移位寄存器则在系统时钟的驱动下不断读入输入端数据并保存在内部的寄存器内。在移位寄存器加载数据的同时,计数器也在时钟的驱动下进行计数,由于多是工作在系统时钟下,所以所有数据加载时,计数器也达到了计数的上阙即串行数据的总量,它会产生个提示信号使得内核进入发送状态。内核进入发送状态的同时会改变几个选择信号......”

6、“.....将计数器时钟设为波特率的提示信号,最重要的是将输出信号送到的发送端口上。发送的过程和接收类似,移位寄存器在波特率时钟的驱动下内部寄存器的数据串行的发送出去,同时计数器在波特率发生器的提示信号驱动下进行计数。内核在计数起到达计数器上阙后便进入发送完成模式,并且输出发送完成信号。内核模块的实现由于内核控制着所有的处理过程,并且还要跟大部分模块进行通信,所以它的实现代码比较复杂。为了能够便于理解,下面将分部分对其进行说明。实体声明上面的内容介绍了内核模块和其他模块之间的接口,需要将所有的接口都包括进去......”

7、“.....表内核端口定义表名称类型宽度说明输入发送控制信号输入发送数据总线输出发送完成信号输出新数据接收信号输出接收数据总线输出接收信号输入信号监测器的指示信号输出信号监测器复位信号输出总线选择信号,选择奇偶校验的输入信号输入奇偶校验结果输出计数器时钟选择信号输出子模块复位信号输出子模块使能信号输入计数器计数到阙值的提示信号输出数据加载时所加载数据的串行信号,由内核产生,和系统时钟同步输出移位寄存器输入数据选择信号输入移位寄存器数据输出移位寄存器时钟选择信号除了上述得端口,内核模块的声明中还需要个类属参数,分别是......”

8、“.....内核的实体声明代码如下基于的设计和信号监测器的接口信号复位使能子模块的信号和移位寄存器的接口信号计数器时钟选择信号和计数器计数到达上阈的指示信号和奇偶校验器的接口信号输出选择信号提供给的接口信号内部信号定义在内核模块内部需要定义个信号,如下基于的设计其中信号是状态机状态信号,表示待发送串行序列的缓冲寄存器是发送序列的索引信号,在生成加载的串行发送序列时候需要使用。串行加载序列的生成方法串行加载序列的生成有两个步骤,第个步骤是将起始位数据位奇偶校验位的结果等存储到待发送串行序列的缓存寄存器内......”

9、“.....过程的触发信号数据发送总线和奇偶校验输入信号,代码如下。此过程的功能出了村出奇偶校验结果外,还包括存储起始位的功能。生成串行加载序列,存储起始位第二个步骤是将寄存器序列中的数据发送到端口上,发送的时序应该和系统的时钟同步。此步骤也是利用个过程实现的,代码如下。其中是加载串行序列的索引,内核在加载过程中,每经过个时钟就会将增加。串行输入选择,复位将里面的数据送到端口上基于的设计复位处理内核模块是由信号复位的,此信号为低即表示复位有效。复位的处理是在个内核的主过程中实现的,代码如下主过程......”

下一篇
温馨提示:手指轻点页面,可唤醒全屏阅读模式,左右滑动可以翻页。
基于VHDL的UART设计毕业设计论文.doc预览图(1)
1 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(2)
2 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(3)
3 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(4)
4 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(5)
5 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(6)
6 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(7)
7 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(8)
8 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(9)
9 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(10)
10 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(11)
11 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(12)
12 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(13)
13 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(14)
14 页 / 共 52
基于VHDL的UART设计毕业设计论文.doc预览图(15)
15 页 / 共 52
预览结束,还剩 37 页未读
阅读全文需用电脑访问
温馨提示 电脑下载 投诉举报

1、手机端页面文档仅支持阅读 15 页,超过 15 页的文档需使用电脑才能全文阅读。

2、下载的内容跟在线预览是一致的,下载后除PDF外均可任意编辑、修改。

3、所有文档均不包含其他附件,文中所提的附件、附录,在线看不到的下载也不会有。

  • Hi,我是你的文档小助手!
    你可以按格式查找相似内容哟
DOC PPT RAR 精品 全部
小贴士:
  • 🔯 当前文档为word文档,建议你点击DOC查看当前文档的相似文档。
  • ⭐ 查询的内容是以当前文档的标题进行精准匹配找到的结果,如果你对结果不满意,可以在顶部的搜索输入框输入关健词进行。
帮帮文库
换一批

搜索

客服

足迹

下载文档