1、“.....逐级级联。这里的每级是指组成数字中的各个功能电路。级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端加退藕滤波电容。通常用几十微法的大电容与的小电容相并联。总结虽然我们学习了模电和数电，对电子技术有了些初步了解，但那都是些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进步的理解......”。

2、“.....课程设计成绩项目业务考核成绩百分制记分平时成绩百分制记分综合总成绩百分制记分注教师按学生实际成绩平时成绩和业务考核成绩登记并录入教务系统，由系统自动转化为优秀分良好分中等分及格分和不及格分以下五等。指导教师评语指导教师签名年月日工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是次简单的课程设计，但通过这次课程设计我们了解了课程设计的般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每个环节，电路中各个部分的功能是如何实现的......”。

3、“.....使用芯片时应该注意那些要点。同个电路可以用那些芯片实现，各个芯片实现同个功能的区别。另外，我们设计要从市场需求出发，既要有强大的功能，又要在价格方面比同等档次的便宜。同时对普通计数器如何构成进制计数器有了更深的了解和掌握，对自我的实际操作能力也有了很高的提升。在电脑制作文档的过程中，我也对办公软件有了更进步的了解，使我对办公软件有了更深层次的掌握。参考文献现代数字电路与逻辑设计清华大学出版社北京交通大学出版社模拟了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。般来说......”。

4、“.....计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器与组成的多谐振荡器。如图所示。设振荡频率，为可调电阻，微调可以调出输出。分频器由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器与组成的多谐振荡器，产生的脉冲信号。故采用片中规模集成电路计数器来实现，得到需要的秒脉冲信号。如图所示。计数器秒脉冲信号经过级计数器，分别得到秒个位十位分个位十位以及时个位十位的计时。秒分计数器为六十进制，小时为十二进制。六十进制计数由分频器来的秒脉冲信号，首先送到秒计数器进行累加计数十位计数器的。第二次跳跃的十位清和个位置信号可由暂态为的输出端来产生。译码器译码是指把给定的代码进行翻译的过程......”。

5、“.....译码电路也不同。驱动器是与编码计数器配合用的七段译码驱动器。配有灯测试动态灭灯输入，灭灯输入动态灭灯输出,当时，出去全。显示器本系统用七段发光二极管来显示译码器输出的数字，显示器有两种共阳极显示器或共阴极显示器。译码器对应的显示器是共阴极显示器。校时电路当数字钟走时出现误差时，需要校正时间。校时电路实现对时分秒的校准。在电路中设有正常计时和校对位置。本实验实现时分的校对。对校时的要求是，在小时校正时不影响分和秒的正常计数在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关或为计数器应完成分钟之内秒数目的累加，并达到秒时产生个进位信号，所以，选用片和片组成六十进制计数器......”。

6、“.....其中，秒十位是六进制，秒个位是十进制。如图所示。十二四进制计数翻小时计数器是按照规律计数的，这与日常生活中的计时规律相同。在此实验中，小时的个位计数器由位二进制同步可逆计数器构成，十位计数器由触发器构成，将它们级连组成翻小时计数器。计数器的状态要发生两次跳跃是计数器计到，即个位计数器的状态为，在下脉冲作用下计数器进入暂态，利用暂态的两个即使个位异步置，同时向十位计数器进位使二是计数器计到后，在第个脉冲作用下个位计数器的状态应为总结参考文献课程设计目的掌握组合逻辑电路时序逻辑电路及数字逻辑电路系统的设计安装测试方法进步巩固所学的理论知识......”。

7、“.....课程设计题目描述和要求设计个有时分秒小时分秒显示，且有校时功能的电子钟用中小规模集成电路组成电子钟，并在实验箱上进行组装调试画出框图和逻辑电路图，写出设计实验总结报告选做整点报时。在分秒秒秒秒输出音频信号，在分秒时输出信号，音频持续，在荧屏结束时刻为整点。课程设计报告内容实验名称数字电子钟验目的掌握数字电子钟的设计组装与调试方法熟悉集成电路的使用方法。实验器材及主要器件片片片片片片片集成芯片片共阴七段显示器片电阻电容导线等若干数字电子钟基本原理数字电子钟的逻辑框图如图所示。它由集成芯片构成的振荡电路分频器计数器显示器和校时电路组成。集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲......”。

8、“.....计数结果通过时分秒译码器显示时间。图数字电子钟单元电路设计参数计算和器件选择振荡器石英晶体振荡器的特点是振荡频率准确电路结构简单频率易调整。它还具有压电效应，在晶体方向加电场，则在与此垂直的方向产生机械振动，电子线路课程设计报告系别自动化专业班级自动化学生姓名冯刚指导教师朱定华课程设计时间年月日年月日华中科技大学武昌分校目录课程设计目的课程设计题目描述和要求课程设计报告内容实验名称实验目的实验器材及主要器件数字电子钟基本原理数字电子钟单元电路设计参数计算和器件选择数字电子钟电路图数字电子钟的组装与调试或时，可能会产生抖动，为防止这情况的发生我们接入个由触发器组成的防抖动电路来控制......”。

9、“.....逐级级联。这里的每级是指组成数字中的各个功能电路。级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端加退藕滤波电容。通常用几十微法的大电容与的小电容相并联。总结虽然我们学习了模电和数电，对电子技术有了些初步了解，但那都是些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进步的理解。为期两周的课程设计使我更进步地熟悉了芯片的结构及掌握了各芯片，十位计数器的......”。