1、“.....由于具有类属描述语句和子程序调用等功能，对于已完成的设计，在不改变源程序的条件下，只需改变端口类属参量或函数，就能轻易地改变设计的规模和结构。与的比较般的硬件描述语言可以在三个层次上进行电路描述，其层次由高到低依次可分为行为级级和门电路级。具备行为级描述能力的硬件描述语言是以自顶向下方式设计系统级电子线路的基本保证。而语言的特点决定了它更适于行为级也包括级的描述，难怪有人将它称为行为描述语言。属于级硬件描述语言，通常只适于级和更低层次的门电路级的描述。由于任何种语言源程序，最终都要转换成门电路级才能被布线器或适配器所接受，因此语言源程序的综合通常要经过行为级级门电路级的转化，而语言源程序的综合过程要稍简单，即经过级门电路级的转化。与相比，语言是种高级描述语言，适用于电路高级建模，比较适合于目标器件的设计，或间接方式的设计。随着综合器的进步......”。

2、“.....语言则是种较低级的描述语言，更适用于描述门级电路，易于控制电路资源，因此更适合于直接的大规模集成电路或设计。显然和主要的区别在于逻辑表达的描述级别。虽然也可以直接描述门电路，但这方面的能力却不如语言反之，在高级描述方面不如。语言的描述风格接近于电路原理图，从种意义上说，它是电路原理图的高级文本表示方式。语言适于描述电路的行为，然后由综合器根据功能行为要求来生成符合要求的电路网络。由于和各有所长，市场占有量也相差不多。描述语言层次较高，不易控制底层电路，因而对综合器的综合性能要求较高。但是当设计者积累定经验后会发现，每种综合器般将定描述风格的语言综合成确定的电路，只要熟悉基本单元电路的描述风格，综合后的电路还是易于控制的。入门相对稍难，但在熟悉以后，设计效率明显高于，生成的电路性能也与的不相上下。在设计中，综合器完成的工作量是巨大的......”。

3、“.....工作量通常比较大，因为设计者需要搞清楚具体电路结构的细节。目前，大多数高档软件都支持和混合设计，因而在工程应用中，有些电路模块可以用设计，其它的电路模块则可以用设计，各取所长，已成为目前应用技术发展的个重要趋势。和两种语言各有所长，由于搜集到的关于语言的资料较多，方面的资料较少，所以本设计选用语言为编程。开发流程用语言开发可编程逻辑器件的完整流程为文本编辑用任何文本编辑器都可以进行，也可以用专用的编辑环境。通常文件保存为文件，文件保存为文件功能仿真将文件调入仿真软件进行功能仿真，检查逻辑功能是否正确也叫前仿真，对简单的设计可以跳过这步，只在布线完成以后，进行时序仿真逻辑综合将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式和信号的连接关系。逻辑综合软件会生成的工业标准文件布局布线将文件调入厂家提供的软件中进行布线......”。

4、“.....用仿真软件验证电路的时序。也叫后仿真编程下载确认仿真无误后，将文件下载到芯片中。软件设计本设计的软件设计使用软件来完成。是公司的第四代可编程逻辑器件开发软件，它提供了个完整搞笑的设计环境，非常容易适应具体的设计需求。同时开发软件提供了易用的设计输入快速的编译和直接易懂的期间编程。设计软件通过适配技术和增强技术提高了设计的效率，支持百万门级的设计，并且为第三方工具提供了无缝接口。软件部分主要是设计个的配置模块，通过对三个寄存器写控制字完成配置。图编程界面配置主要由低噪声数字鉴相器精密电荷泵可编程对输出时钟特性进行了测试，该芯片的实际输出频率范围可以达到，满足系统要求的时钟频率输出范围。下面给出部分频率点在输出功率为时的时钟输出测试结果，分辨率带宽为，如图图所示。由测试结果可以看出，高速时钟电路可以实现的频率输出并且超出了该范围......”。

5、“.....对频率点的时钟相位噪声进行了测试，测试结果如表所示。表点的时钟相位噪声频率点功率输出相位噪声另外，本系统输出功率受可编程控制字配置，可在之间变化，满足系统指标要求。本章小结本章主要对本系统的软硬件以及系统整体进行调试测试和分析。软件和硬件都可以正常工作，程序下载到电路板上也可正常输出波形。高速时钟电路的输出频率以及输出功率都可以达到预期的目标。结论随着信号处理技术的飞速发展，高速信号处理已逐渐成为了信号处理领域的研究热点。在当今的电子设计中，系统越来越复杂，工作频率越来越高，而作为高速信号处理系统中的个重要组成部分，时钟源频率源已成为雷达通信测试仪器等电子系统实现高性能指标的关键。因此，如何设计出个高效高稳定性的时钟子系统成为个头等重要的问题......”。

6、“.....介绍了锁相频率合成技术的原理以及芯片的原理和使用。本设计中使用公司的系列芯片对芯片进行配置，使其输出预期频率的波形。硬件设计部分介绍了本设计中各个硬件模块方案的选取各个主要模块器件的选择以及硬件设计方法，提出了系统的整体硬件工作方案。软件设计部分首先介绍了硬件描述语言的概念，之后对目前应用最广泛的两种硬件描述语言语言和语言的特点进行了介绍，并且对两者进行了对比，最后选择了语言作为本设计使用的语言。之后介绍了软件部分的大体设计流程，主要是配置程序的设计。硬件和软件部分都完成后进行了系统的整体调试，并且对系统的性能进行了测试和相应的分析。经过测试，本系统各个模块都可以正常工作，高速时钟电路的输出频率以及输出功率都可以达到预期的目标。时钟输出频率范围至少可达到，时钟输出频率范围大，基本上可以覆盖绝大部分高速信号处理系统对于时钟的要求，在工程应用领域具有较高的实用价值......”。

7、“.....按键发光二极管等附加模块的程序没有来得及编写和调试，并未像设想那样实现特定的扩展功能系统的输出只能通过软件预置，不能通过外部设备改变，想要改变只有修改程序，使得系统的易用性有所降低。如果输出频率可以从外部输入，系统的实用性将会更高。考分频器可编程，寄存器和个双模分频器构成。在这里，随模式控制的高低电平不同，双模分频器采用两个不同的分频模数和，双模分频器的输出同时驱动两个可编程分频器，它们分别预置在和，并进行减计数，在除和除分频器未计数到零时，模式控制电平为高电平，在输入个周期之后，除寄存器计数到零，则模式控制电平变为低电平，控制分频器的与门使其停止计数，此时，除寄存器还有个数，双模分频器的模数变为，再经过个周期，除分频器计数到零，输出低电平，再将两计数器重新置为和，同时将模式控制恢复为高电平。通过这完整的周期，合成器的分频比为......”。

8、“.....如下式所示芯片提供或两种计数模式，般情况下，当输出频率较高的时候选用计数器,输出频率较低的选用计数器。进行次分频和次分频，最终输出为在中预置数的范围为，预置数的范围为，其分频比可以通过和寄存器的值设定，由的芯片资料可知，在设置寄存器参数时,必需满足且有。软件设计流程配置模块的生成根据该芯片的配置时序以及上述公式，选择参考时钟为，最终输出，按公式计算出各个参数后，通过对三个寄存器写控制字即可完成配置。由于该系统中，因此寄存器和寄存器之间的时间间隔必须满足。首先，新建个工程，保存后在这个工程里新建个文件，根据上述要求并参照的相关资料编写出配置模块的程序。程序编写完成后，生成对应的元件符号。图即为生成的的配置模块。图配置模块配置模块的程序流程图如图所示......”。

9、“.....新建个图表文件，将配置模块放置在图表文件中，并连接相应的输入输出端，如图所示。图图表文件内部连接创建波形文件图表文件配置完成后，新建个波形文件，导入相应的输入输出端，设定好各个时间参数，配置各个输入端，如图所示。图波形文件若编译无误，进行仿真后便可以得出仿真的波形结果。具体仿真结果将在下章介绍。管脚配置软件仿真无误后，便可以将各输入输出端口配置到的实际管脚上。管脚配置界面如图所示。配置好管脚便可以将程序下载到芯片中了。图引脚配置界面图本章小结本章首先介绍了硬件描述语言，之后对目前最常用的两种硬件描述语言语言和语言的特点进行了分析和对比，了解这些有助于软件部分的顺利完成。其后介绍了软件部分的设计流程，主要是配置程序的编写。由于时间关系，按键发光二极管等扩展模块都没有用到。另外，配置模块发送的数据只能预先设定，不能由外部输入......”。