1、“.....且其电路输出摆幅又较电源电压小得多，因而其功耗主要是直流功耗，它不随电路的工作频率提高而增加。电路刚好相反，它的静态功耗较小，其动态功耗则较大，并会随着工作频率提高而增加。因此，在工作频率越过定值后，电路的功耗低于电路的功耗。多值逻辑是指切逻辑值的取值数大于二的逻辑。多值逻辑在电子科学技术中的应用，目前还远没有二值逻辑那么普遍，其主要原因，是二值逻辑无论在理论上或实践上均己成熟，二是多值逻辑电路的实现比二值逻辑电路困难。但是由于多值逻辑有着许多独特的功能和广泛的应用前景，越来越受到国际学术界的注视，多值逻辑的优势在于多值逻辑的结构形式远比二值逻辑多姿多彩，可以更好地解决用二值逻辑不易解决的问题。多值逻辑数字系统地信息密度高。当这种数字系统用大规模或超大规模集成电路实现是时可以大大节省集成电路的基片面积......”。

2、“.....大规模超大规模集成电路发展中的个现实问题是集成电路功能日益增强而体积却日趋缩小。般来说，前者要求增加引线数，后者则要求减少引线数。这矛盾严重的影响集成电路的发展。二值逻辑已很难解决这问题，而多值逻辑却能很好低解决这问题。相对二值逻辑，应用多值逻辑的硬件系统中，相互连接的复杂性降低，单位面积的数据处理能力增强，外部信号变换容易，因此硬件系统的复杂性将降低。电路及三值触发器的研究现状随着大型高速数字系统的发展，电路的应用也日趋广泛。为了适应各种数字系统的需要，人们在普通电路的基础上进行了多方向的研究，归纳起来有三大类类是仍保持普通电路的逻辑摆幅和电源电压，就温度速度及其它方面的性能进行改进。有对参考源电路和恒流源电路的改进有基本逻辑门电路中的温度补偿结构有驱动重负载门电路等都属此熊杰，蒋宗树种高速触发器的设计与制作微电子学方振贤......”。

3、“.....绪论多值逻辑电路设计的研究意义电路及三值触发器的研究现状第二章,开关信号理论开关变量和开关代数信号变量和信号代数结联运算Ⅰ联结运算Ⅱ差动电流开关理论电路的互补对偶特性第三章,普通电路差分电路修正反馈电路直接比较电路第四章,传统锁存器设计方法互补对偶结构的锁存器开关级设计型锁存器电路中的串联结构型锁存器电路中的并联结构锁存器的电路结构互补对偶型直接比较型第五章三值主从存储型触发器电路结构直接比较型电路结构三值时钟竞争型触发器电路结构直接比较型电路结构及模拟结构分析致谢参考文献摘要论文主要对发射极耦合逻辑电路的特性结构展开了理论研究，并对三值基本触发器进行了电路的设计与仿真。在电路特性部分，论文概要叙述了以多值电路开关级设计的为理论基础，并从电路特有的互补对偶特性出发，指出了分析了晶体管对的两个开关变量的不独立性及互补对偶特性......”。

4、“.....首先介绍了电路的改进和发展，分别对普通电路差分电路修正反馈电路的电路结构特点性能特点进行做了简单的介绍和分析。在差分电路以及电路的基础上提出了适合三值电路设计的直接比较型电路，直接比较型该电路是三值逻辑电路中的反馈型差分电路，它是种反馈型电路，具有差分电路和修正反馈发射极耦合逻辑电路的优点。在电路的互补对偶特性和直接比较型电路基础上，我们用以开关级理论为基础设计出了几种三值基本触发器。首先设计出了三值直接比较型型锁存器。接着设计出了两种三值次操作型触发器为三值主从存储型触发器，二为三值时钟竞争型触发器，并对电，第章绪论电路是种非饱和型数字集成电路，由于消除了限制速度提高的晶体管存储时间，因此可以获得很高的工作速度，是种高速的双极型逻辑电路，它具有扇出系数大线性运算功能强的优点，从而使得它在高速信息处理系统中得到了广泛的应用。在超高速数字系统中，与其它集成电路相比......”。

5、“.....它已成为当代高速电子计算机中的重要组成元器件。从年代起，多值信号及处理多值信号的多值逻辑电路直是国际上受到关注的课题，对它的研究工作取得了很大的进展。多值信号可以提高传输线与集成电路的信息密度与处理信息的能力，发射极耦合逻辑电路作为最快的双极型电路，与多值逻辑的结合应用研究直受到重视。本章将首先简单阐述电路多值逻辑设计的研究意义研究动向研究现状。多值逻辑电路设计的研究意义近年内电路得到了惊人的发展，并占据了大部分的应用场合。电路的特点和优势在于它的高集成度低功耗。相应的，电路的个重要弱点是它的速度相对较慢，驱动能力弱。而这些正是电路的强项速度高驱动能力大。因此，在要求高速大驱动的场合，电路的应用受到限制，电路得到应用。如高速数据传输高速存储器光接口高速开关与无线通信高速计算机等。电路与电路相比，具有四个优点研究表明，实现同样的逻辑功能......”。

6、“.....电路中开关电流在差分对的二个晶体管间的转换进行仿真，验证了电路的正确性。图直接比较型三值主从存储型触发器电路结构图直接比较型三值主从存贮型触发器时钟与输入输出波形图直接比较型三值主从存贮型触发器主锁存器可变反馈电平与固定参考电平的比较可变反馈电平与固定参考电平的比较图直接比较型三值主从存贮型触发器从锁存器可变反馈电平与固定参考电平的比较可变反馈电平与固定参考电平的比较图分别显示了直接比较型三值主从存贮型触发器主锁存器中可变反馈电平与固定参考电平的比较及可变反馈电平与固定参考电平的比较图分别显示了直接比较型三值主从存贮型触发器从锁存器中可变反馈电平与固定参考电平的比较及可变反馈电平与固定参考电平的比较。从电路结构分析，可以看出这个直接比较型的三值型主从存贮型触发器也有对称的互补对偶结构，和普通的三值型主从存贮型触发器样，它主要由十二对晶体管对和个积分电路组成......”。

7、“.....电路结构相对庞大。直接比较型的型锁存器的电阻网络由四个单位电阻组成，用传统方法设计的电阻网络相对也更复杂。新型结构的输出系统是互补的双轨三值输出系统，相对用传统方法设计的单轨三值输出系统更具优越性。与普通型电路相比，直接比较型三值主从存贮型触发器的优势是免除了部分的参考源，并使电路的性能得到了提高。它具有较好的传输特性，故有较高抗干扰度，不因参考源落差而降低噪声容限，比普通电路减少了电压摆副和平衡负载，所以很大的降低了由电源引起的开关噪声。它比单端输入普通电路具有更快的速度。三值时钟竞争型触发器电路结构次操作型触发器的另种设计思想是利用时钟竞争冒险现象产生的窄脉冲而得到的。在基于互补对偶结构的三值型锁存器的时钟竞争型触发器设计中，我们利用电路的串连控制作用，用时钟竞争产生的窄脉冲作为控制端......”。

8、“.....电路先以个基本发射极祸合差分对产生时钟的反相信号西，再经过个积分电路的延迟后，与信号并联，作为控制信号。信号的并联作为个输入端再加个参考电平作为另个模拟时选取和逻辑值相对应的电压为，时钟信号只取二值，。集电极电阻为，恒流源，为。参数设定后，经过模拟得到了如图所示的瞬态输入输出曲线。图输入的波形分析，我们考虑了个时钟时间内电平的多次变化的状况，电平的每种变化都考虑在内。由输出波形我们可以看出，电路的逻辑功能理想，能良好的实现置数功能和对前个状态的保持功能。并且只在上升沿负逻辑触发器处在置数状态，并在个时钟周期内处于保持状态。电路实现了次操作的要求。从输出波形西分析，它能完好的实现取反功能，与组成互补对偶的输出系统。图实时描述了产生时钟竞争型触发器中竞争信号的与......”。

9、“.....可以看出这个三值时钟竞争型触发器有对称的互补对偶结构，它主要由八对晶体管对和个积分电路组成。用传统方法设计的时钟竞争型触发器则由超过三十对晶体管对组成，电路结构相对庞大。互补对偶结构的时钟竞争型触发器的电阻网络由二个单位电阻组成，用传统方法设计的电阻网络相对也更复杂。新型结构的输出系统是互补的双轨三值输出系统，相对用传统方法设计的三轨二值输出系统更具优越性。与普通型电路相比，直接比较型三值时钟竞争型触发器的优势是免除了部分的参考源，并使电路的性能得到了提高。它具有较好的传输特性，故有较高抗干扰度，不因参考源落差而降低噪声容限，比普通电路减少了电压摆副和平衡负载，所以很大的降低了由电源引起的开关噪声。它比单端输入普通电路具有更快的速度......”。