1、“.....数据采集卡大容量高速缓存以确保样本数据存储无损失。性能分析与测试在本文中，数据采集系统采样频率为兆赫到兆赫，可以动态地按兆步长进行调整。采集系统来支持多个外部触发模式，外部触发方式由可编程逻辑器件动态设计。板卡内置内存储器决定了有用信息采集时间，在采样频率兆赫时，有用信息获取时间可以达到该采集系统可实时传输数据量受可编程逻辑器件寄存器大小和计算机内存大小限制，该系统采用了位寄存器，能够传输数据理论总量为个采样点，即设计数据采集系统经过测试，传输速度是多次数据传输，在兆赫工作频率下为了实现雷达信息实储。存容量为，宽为位。由于操作包括刷新，突发读取和写入操作，由于从存储控制模块输出数据没有被存储在实时中，所以使用存完成数据存储速度匹配和数据存储在芯片中暂存。存储器读控模块负责向控制器发起突发写操作，由于控制器采用突发传输操作......”。

2、“.....这需要传输数据量必须是倍数，也符合实际需求。为了提高写入总线传输性能，存储器读控制模块次检测到在存中数据存储量大于或等于个块，启动写总线操作。在整个数据采集系统，以环形形式存储采样数据，提高了使用效率，简化了系统逻辑设计。数据传输和触发模块使用公司主控器件传输采样数据到计算机内存中。是种特殊功能非常强大，灵活运用总线控制器芯片。它完全符合局部总线规范，不仅可以做总线从设备，并且可以做总线主设备进行数据传输。拥有三个接口总线接口，总线接口和外部参数配置界面。总线接口和连接到该总线计算机插槽相连。计算机与用户端可以通过总线接口通道通道进行相互通信。总线通过使用渠道实现和客户信息交互。客户端利用通道把本地存储数据通过计算机总线传递到计算机内存中。计算机使用。操作控制内部寄存器。当计算机发出地址落在定义个区中时，通过向控制及译码逻辑发出请求......”。

3、“.....利用信号获取本次操作地址信息该地址存放在地址寄存器内部。使用地址信息对应解码操作，选通内部不同寄存器根据计算机收集到模拟信号最大数值，通过数控增益寄存器使模拟信号输入是接近全振幅。通过采样时钟寄存器设定采样时钟工作如果使用内部时钟频率。设置需要收集数据总量数据总量为位寄存器，足以满足现有雷达系统需要，总数据寄存器必须是倍数。通过模式配置寄存器设置高速数据采集系统操作模式设置外部触发信号触发模式电平触发或边沿触发，设置采样信号软件触发或硬件触发即外部触发，可以控制采样。设置触发延迟时间雷达系统采样时间触发延时可以通过寄存器进行设置根据触发模块触发条件，采样数据量和单次触发采样数量产生触发使能信号，该信号相当于存写使能信号。计算机使用主模块通道实现采样数据到计算机内存自动传输。内部通道写操作由完成，读操作由内部控制器完成。旦检测到信号信道满信号是无效......”。

4、“.....则从非空传双时钟读取数据，并写入到主模块写数据通道。高速缓存块数记录控制器里面有多少数据块要发送，在写入数据个块中，高速缓存块数上升，当读取从数据个块，高速缓存块是减去。传双时钟写控制由传读控制逻辑完成。传读控制逻辑，传双时钟写控制由传读控制逻辑完成。传读控制逻辑只有在采集数据没有传输完毕且传双时钟非满时，才启动读总线操作，从缓冲区读取个数据块并把该数据块写入传双时钟中。总线仲裁模块实现写总线与读总线仲裁，其采用固定优先级方式，写总线优先级比读总线优先级高，保证了采样数据实时本地存储。软件设计为了提高数据传输速率，并降低了资源占用，数据采集是通过使用主动控制方式来实现数据到计算机内存传输。然而由于芯片单次传输数据最大数量所以如果你想连续发送大于数据，则需要多次启动主模式数据传输。在数据传输过程中，不进行过程控制。软件首先执行总线扫描，获得芯片占用配置空间地址......”。

5、“.....并且将该地址映射到主设备物理空间。然后软件配置芯片内部寄存器，包括传输数据量和总线传输特性等寄存器，并且可以使主控操作。等待发送采集数据，如果内置写芯片通道不为空，则发起总线操作把数据传递到计算机内存中。软件根据实际雷达需求通过操作对内部相关寄存器进行配置，设置数据采集系统相关参数，并触发使能数据。雷达信号数据采集和存储由硬件自动完成，当采样数据到达单次数据传输量时，向计算机申请个中断。软件在中断处理程序完成取样数据读取和库存操作，并且对采样数据进行了相应处理，例如变换。在计算机进行多次数据传输参数设置期间，数据采集卡大容量高速缓存以确保样本数据存储无损失。性能分析与测试在本文中，数据采集系统采样频率为兆赫到兆赫，可以动态地按兆步长进行调整。采集系统来支持多个外部触发模式，外部触发方式由可编程逻辑器件动态设计......”。

6、“.....在采样频率兆赫时，有用信息获取时间可以达到该采集系统可实时传输数据量受可编程逻辑器件寄存器大小和计算机内存大小限制，该系统采用了位寄存器，能够传输数据理论总量为个采样点，即设计数据采集系统经过测试，传输速度是多次数据传输，在兆赫工作频率下为了实现雷达信息实，，，，，，，储。存容量为，宽为位。由于操作包括刷新，突发读取和写入操作，由于从存储控制模块输出数据没有被存储在实时中，所以使用存完成数据存储速度匹配和数据存储在芯片中暂存。存储器读控模块负责向控制器发起突发写操作，由于控制器采用突发传输操作，所以每次控制模块必须向存储器发送块个采样数据，这需要传输数据量必须是倍数，也符合实际需求。为了提高写入总线传输性能，存储器读控制模块次检测到在存中数据存储量大于或等于个块，启动写总线操作。在整个数据采集系统，以环形形式存储采样数据，提高了使用效率，简化了系统逻辑设计......”。

7、“.....是种特殊功能非常强大，灵活运用总线控制器芯片。它完全符合局部总线规范中文字，单词毕业设计论文外文资料翻译学院通信与信息工程学院专业通信工程学生姓名班级学号外文出处附件外文资料翻译译文外文原文指导教师评价翻译内容与课题结合度优良中差翻译内容准确流畅优良中差专业词汇翻译准确性优良中差翻译字符数是否符合规定要求符合不符合指导教师签名朱洪波年月日高速数据采集系统设计张俊杰，章凤，叶家骏上海大学特种光纤和光纤接入教育部重点实验室部，上海摘要为满足雷达信号采集要求，设计了种基于总线数据采集系统。该系统可实现数据实时采集和存储。可编程逻辑器件控制数据收集，存储和传输。使用主模式数据传输，传输速率达到字节秒，兆赫模拟信号收集到信号信噪比可以达到。关键词控制器可编程器件抖动。总述随着通信，雷达等领域快速发展......”。

8、“.....采样速度和精度要求越来越高。高速度和高精度数据收集所需存储器带宽变得越来越大，因此，如何提高数据存储器带宽已经成为高速数据采集系统设计瓶颈之。雷达系统数据采集系统时钟采样频率要求是至少兆赫，对至少位分频。而现有计算机系统满足不了雷达系统实时传输要求。但雷达信号有用信息只占其中小部分。如图，因此，只要将有用信息采集和储存，则可实现雷达信号样本实时存储。图根据雷达信号采集和存储特性，本文设计个数据采集系统。该系统采用了总线连接到计算机，数据采集系统利用板卡大容量信息对有用信息进行实时处理，数据采集由系统外部出发信号控制。数据采集卡框架整个采集系统分为以下四个部分模拟信号调制部分，时钟脉冲处理模块，数据缓存模块，数据传输和触发模块。如图所示。图模拟信号调制模拟信号调制包括模拟信号前放，信号数控增益，单端转差分布。模模拟信号前置运放采用实现输入信号阻抗匹配及信号低通滤波......”。

9、“.....从不同雷达站收集扫描目标雷达信号振幅是不同，并且为了提高采集系统信噪比，应使模拟输入信号幅度接近满幅。所以将个压控增益运算放大器芯片加到前置运算放大器之后，以调节输入信号范围。电压控制增益芯片模拟带宽在时，增益范围。由片位芯片产生压控芯片增益电压，芯片选择公司出品，芯片数字输入由控制和产生。数据采集系统是由公司位兆赫芯片，该模拟信号为仍然具有信噪比。由于该模拟信号为差分输入差，因此，从压控增益芯片输出模拟信号经过单端转差分芯片连接到芯片上，从输出数字信号直接连接到芯片上。时钟模块为了增加所述采集系统灵活性和通用性，该采样时钟芯片可以是从外部时钟，也可以从内部时钟。采样时钟选择由板卡跳线器决定。外部时钟通过连接器连接到电路板上，外部时钟信号为电平，由于采样时钟需要电平，因此，外部时钟时钟由电平转换芯片连接到时钟选择模块。内部时钟是由该系统数控时钟模块生产......”。