1、“.....就说明停止位来临了。 在设计时是可更改的使用了，在本设计中默认为，即对 应的工作在位数据位无校验位格式。 状态即数据位采样检测，完成后无条件状态机转入状 态，等待下次数据位的到来。 状态无论停止位是还是位，或是位，状态机在 不具体检测，只是输出帧接收完毕信号，停止位后状态 机转回到状态，等待下个帧的起始位。 状态机的代码见附录程序清单。 接收器的仿真 接收器的仿真波形如图所示。 图接收器的仿真波形 基于中断的通信系统设计 发送器 图发送器 是属于逻辑才基于中断的通信系统设计 可认定接收到的是起始位。由于内部采样时钟周期波特率发生器产生 是发送或接收波特率时钟频率的倍，所以起始位需要至少个连续周期 计 由于串行数据帧和接收时钟是异步的......”。

2、“.....然而，为了避免毛刺影响，能够得到正确的起始位信号，必须 要求接收到的起始位在波特率时钟采样的过程中至少有半都地采样，以提出异步的串行数据。仿真 波形如图所示。 图波特率发生器的仿真波形基于中断的通信系统设计 接收器 图接收器 接收器的原理和状态机的设但对于不 同的实现，这个系数需要更改。使用的语句可使问题获得两全其 美的解决。波特率发生器产生的分频时钟，不是波特率时钟，而是波特率时钟的 倍，目的是为了在接收事实进行精确于波特率发生器中的系数般在实现时往往是固 定的同专用芯片不同，具体设计的易改性，而专用芯片不易改动， 所以专用芯片中还需要加上复杂接口以便在使用时改变波特率，发送器保持同步......”。

3、“.....可以根据给定的系统时钟频 率晶振时钟和要求的波特率算出波特率分频因子。已算出的波特率分频因子 作为分频器的分频数。对行数据，但串并转 换的时钟同发送器样处理，收发设备间的时钟是会累计的，会导致接收数据不 正确，波特率发生器就是专门产生个远远高于波特率的本地时钟信号对输入 不断采样，以不断地让接收器与模块由波特率发生器接收器和发送器构成。 发送器的用途是将准备输出的并行数据按照基本帧格式转为信号 串行输出接收器接收串行信号，并将其转化为并图帧的基本时序 的原理方框图 异步收发器的原理框图如图所示......”。

4、“..... 帧的基本时序如图所示。 送的快慢。在串行通信中，数 据是按位进行传送的，因此传送速率用每秒钟传送数据位的数目来表示，称之为 波特率。如波特率位秒。的数据帧格式为 位的时间宽度。起始位数据位校验位的位宽度是致 的，停止位有位位位格式，般为位。 帧。从起始位开始到停止位结束的时间间隔称之为帧。 波特率。的传送速率，用于说明数据传断接收的数据位有无，般是奇偶校验。在使用中，该位常常取消。 停止位。停止位在最后，用以标志个字符传送的结束，它对应于逻辑基于中断的通信系统设计 状态。 位时间。即每个位之后就是传送数据位。数据位般为个字 节的数据也有位位的情况，低位在前，高位在后。 校验位。可以认为是个特殊的数据位。校验位般用来判 线应该保持在逻辑状态。 起始位......”。

5、“.....起 始位使数据线处于逻辑状态，提示接收器数据传输即将开始。 数据位。起始降低了 传送的费用。但要求在指定定的规则，以使接收发送之间能协调 致。 的基本概念 在信号线上共有两种状态，可分别用逻辑和逻辑来区分。在发送器空 闲时，数据信号线上的电平也不是普通的电平， 而是的接口电平。基本只需要两条信号线就可以完成 数据的相互通信，接收与发送是互不干扰的，也是全双工的，这样就大大降信号线上的电平也不是普通的电平， 而是的接口电平。基本只需要两条信号线就可以完成 数据的相互通信，接收与发送是互不干扰的，也是全双工的，这样就大大降低了 传送的费用。但要求在指定定的规则，以使接收发送之间能协调 致。 的基本概念 在信号线上共有两种状态，可分别用逻辑和逻辑来区分......”。

6、“.....数据线应该保持在逻辑状态。 起始位。发送器是通过发送起始位而开始个字符传送，起 始位使数据线处于逻辑状态，提示接收器数据传输即将开始。 数据位。起始位之后就是传送数据位。数据位般为个字 节的数据也有位位的情况，低位在前，高位在后。 校验位。可以认为是个特殊的数据位。校验位般用来判 断接收的数据位有无，般是奇偶校验。在使用中，该位常常取消。 停止位。停止位在最后，用以标志个字符传送的结束，它对应于逻辑基于中断的通信系统设计 状态。 位时间。即每个位的时间宽度。起始位数据位校验位的位宽度是致 的，停止位有位位位格式，般为位。 帧。从起始位开始到停止位结束的时间间隔称之为帧。 波特率。的传送速率，用于说明数据传送的快慢。在串行通信中，数 据是按位进行传送的......”。

7、“.....称之为 波特率。如波特率位秒。的数据帧格式为 起始 位 数据位校验 位 停止 位 的整个设计模块分为三个子模块和个模块 波特率发生器接收模块发送模块总模块。 帧的基本时序如图所示。 图帧的基本时序 的原理方框图 异步收发器的原理框图如图所示。 图异步收发器的原理框图 基于中断的通信系统设计 单元电路的设计 顶层模块的设计 异步收发器的顶层模块由波特率发生器接收器和发送器构成。 发送器的用途是将准备输出的并行数据按照基本帧格式转为信号 串行输出接收器接收串行信号，并将其转化为并行数据，但串并转 换的时钟同发送器样处理，收发设备间的时钟是会累计的，会导致接收数据不 正确，波特率发生器就是专门产生个远远高于波特率的本地时钟信号对输入 不断采样......”。

8、“..... 波特率发生器 波特率发生器实际上就是个简单的分频器。可以根据给定的系统时钟频 率晶振时钟和要求的波特率算出波特率分频因子。已算出的波特率分频因子 作为分频器的分频数。对于波特率发生器中的系数般在实现时往往是固 定的同专用芯片不同，具体设计的易改性，而专用芯片不易改动， 所以专用芯片中还需要加上复杂接口以便在使用时改变波特率，但对于不 同的实现，这个系数需要更改。使用的语句可使问题获得两全其 美的解决。波特率发生器产生的分频时钟，不是波特率时钟，而是波特率时钟的 倍，目的是为了在接收事实进行精确地采样，以提出异步的串行数据。仿真 波形如图所示......”。

9、“.....由逻辑转为逻辑可以被视为个 数据帧的起始位。然而，为了避免毛刺影响，能够得到正确的起始位信号，必须 要求接收到的起始位在波特率时钟采样的过程中至少有半都是属于逻辑才基于中断的通信系统设计 可认定接收到的是起始位。由于内部采样时钟周期波特率发生器产生 是发送或接收波特率时钟频率的倍，所以起始位需要至少个连续周期 的逻辑被接收到，才认为起始位接收到，接着数据位和奇偶校验位将每隔 个周期被采样次即每个波特率时钟被采样次。如果起始位的确是 个周期长，那么接下来的数据将在每个位的中点处被采样。图是 接收器的接收状态机。 图接收器的接收状态机 状态机共有个状态等待起始位求中点 等待采样采样停止位接收。 状态当接收器复位后，接收状态机将处于这个状态。在 此状态，状态机直在等待的电平跳转......”。