1、“.....其中为计数选通控制信号， 为计数器清零信号。在计数器清零信号清零后，当计数选通控制信 号有效时，开始对待测信号进行计数。如果计数选通控制信号的 宽度为，那么计数结果就为待测信号的频率如果计数选通控制信号 的宽度为，那么待测信号的频率等于计数结果的倍。 该模块将对输入信号进行十进制计数。它虽然由多个十进制计数器组 成,但采用后,设计时只要先制作个单个的十进制计数器,然后再 将多个结构相同的单个十进制计数器在内部进行连接就可组合成为 个完整的计数电路模块。为实现系统功能......”。

2、“.....需要设置四个输出端,即和,并由 这四个输出端输出四位码来表示十进制数。需要说明,上述十进制计 数器都是满进,且进位时计数器清零并重新计数。计数电路模块中的 单个计数器符号及端口功能如图所示 图待测信号脉冲计数模块顶层图 其程序清单如下 , 测频时序控制电路 为实现系统功能......”。

3、“.....上述 三个信号产生的顺序是先提供计数信号,这种信号使计数器在提供锁 存信号,这种信号对计数值进行锁存最后是发出清零信号,这种信号可对 计数器清零。计数器清零结束后又可重新计数,计数进入第二个周期。不 难看出,控制电路模块实际上就是个控制器,它需要个周期为的信 号作为产生并控制控制器输出的时基信号。控制电路模块中控制器及 端口如图所示 图测频时序控制模块顶层图 其程序清单如下 ......”。

4、“.....它需要个周期为的信 号作为产生并控制控制器输出的时基信号。控制电路模块中控制器及 端口如图所示 图测频时序控制模块顶层图 其程序清单如下 , 待测信号脉冲计数电路模块 待测信号脉冲信号脉冲计数电路是对待测脉冲信号的频率进行测量， 它可由个十进制加法计数器组成，其中为计数选通控制信号， 为计数器清零信号。在计数器清零信号清零后，当计数选通控制信 号有效时，开始对待测信号进行计数......”。

5、“.....那么计数结果就为待测信号的频率如果计数选通控制信号 的宽度为，那么待测信号的频率等于计数结果的倍。 该模块将对输入信号进行十进制计数。它虽然由多个十进制计数器组 成,但采用后,设计时只要先制作个单个的十进制计 , 待测信号脉冲计数电路模块 待测信号脉冲信号脉冲计数电路是对待测脉冲信号的频率进行测量， 它可由个十进制加法计数器组成，其中为计数选通控制信号， 为计数器清零信号。在计数器清零信号清零后，当计数选通控制信 号有效时......”。

6、“.....如果计数选通控制信号的 宽度为，那么计数结果就为待测信号的频率如果计数选通控制信号 的宽度为，那么待测信号的频率等于计数结果的倍。 该模块将对输入信号进行十进制计数。它虽然由多个十进制计数器组 成,但采用后,设计时只要先制作个单个的十进制计数器,然后再 将多个结构相同的单个十进制计数器在内部进行连接就可组合成为 个完整的计数电路模块。为实现系统功能,十进制计数器需要设置三个 输入端即被测信号输入端计数器状态清零端和计数器工作使能 端。需要设置四个输出端,即和......”。

7、“.....需要说明,上述十进制计 数器都 测频时序控制电路 为实现系统功能,控制电路模块需输出三个信号是控制计数器允 许对被测信号计数的信号二是将前秒计数器的计数值存入锁存的锁 存信号三是为下个周期计数做准备的计数器清零信号。上述 三个信号产生的顺序是先提供计数信号,这种信号使计数器在提供锁 存信号,这种信号对计数值进行锁存最后是发出清零信号,这种信号可对 计数器清零。计数器清零结束后又可重新计数,计数进入第二个周期。不 难看出,控制电路模块实际上就是个控制器......”。

8、“.....控制电路模块中控制器及 端口如图所示 图测频时序控制模块顶层图 其程序清单如下 , 实际上就是个控制器,它需要个周期为的信 号作为产生并控制控制器输出的时基信号。控制电路模块中控制器及 端口如图所示 图测频时序控制模块顶层图 其程序清单如下 , 待测信号脉冲计数电路模块 待测信号脉冲信号脉冲计数电路是对待测脉冲信号的频率进行测量......”。

9、“.....其中为计数选通控制信号， 为计数器清零信号。在计数器清零信号清零后，当计数选通控制信 号有效时，开始对待测信号进行计数。如果计数选通控制信号的 宽度为，那么计数结果就为待测信号的频率如果计数选通控制信号 的宽度为，那么待测信号的频率等于计数结果的倍。 该模块将对输入信号进行十进制计数。它虽然由多个十进制计数器组 成,但采用后,设计时只要先制作个单个的十进制计数器,然后再 将多个结构相同的单个十进制计数器在内部进行连接就可组合成为 个完整的计数电路模块。为实现系统功能......”。