工程打开软件，在菜单里选择可新建个工程选择合适的语言保存指定工程存放的目录工程名和顶层实体名，工程名和顶层实体名要求相同，工程目录可以随意设置，但必须是英文的目录，单击按钮。将程序输入编译运行程序单击，运行程序若没有错进行下步创建波形文件，单击，导入波形右击，把元器件添加进去显示波形波型图如下更改类型波形运行后结果如下所示保存运行后的波形图引脚分配单击进行引脚分配直接导入引脚分配，单击引脚分配完成图完成引脚分配六设计心得本次试验设计经过了四个阶段的程序设计，第阶段是了解数字电子跑表的工作方式及其原理，确定设计的方向与方法以及确定设计过程中发需要的软件及工具。第二阶段是熟悉用软件编写语言的方法，这阶段侧重于对语言的基本掌握，在这阶段中因为对语言不太熟悉，所以显得相对笨拙，进展也会相对缓慢。第三阶段是进行硬件的设计，在这个过程中，对软硬件结合出现的问题做了大量的工作，得到了比较理想的效果。低高位计数至时，高位归零异步进位,内部信号说明为百分秒向秒的进位，为秒向分的进位百分秒技术模块，每计满，产生个进位析端口说明低位计数未至时，触发进位位秒计数模块，每计满，产生个进位秒信号的高位和低位分钟信号的高位和低位如图是本实例的数字跑表模块图。四程序代码及分高位计数至时，触发进位位低位计数至，高位技术为止时，高位计数低位计数未至时，低位计数为时正常计数，为时暂停计数低位计数至时，低位归零低高位计数至时，高位归零低异步进位,内部信号说明为百分秒向秒的进位，为秒向分的进位百分秒技术模块，每计满，产生个进位端口说明，时钟信号异步复位信号暂停信号百分秒的高位和低位秒信号的高位和低位分钟信号的高位和低位如图是本实例的数字跑表模块图。低位计数至，高位技术为止时，高位计数低位计数未至时，低位计数低数字跑表提供了清零为和暂停位，百分秒的时钟信号可以通过系统时钟分频提供。分频至，即可实现真实的时间计数。详细的时钟分频设计渎职可以参考相关的资料实现。代码中端口信号的定义时钟信号异步复位信号暂停信号百分秒的高位和低位秒信号的高位和低位分钟信号的高位和低位如图是本实例的数字跑表模块图。四程序代码及分析端口说明内部信号说明为百分秒向秒的进位，为秒向分的进位百分秒技术模块，每计满，产生个进位异步进位,为时正常计数，为时暂停计数低位计数至时，低位归零低高位计数至时，高位归零低高位计数至时，触发进位位低位计数至，高位技术为止时，高位计数低位计数未至时，低位计数低位计数未至时，触发进位位秒计数模块，每计满，产生个进位时钟信号异步复位信号暂停信号百分秒的高位和低位秒信号的高位和低位分钟信号的高位和低位如图是本实例的数字跑表模块图。四程序代码及分析内部信号说明为百分秒向秒的进位，为秒向分的进位百分秒技术模块，每计满，产生个进位为时正常计数，为时暂停计数低位计数至时，低位归零低高位计数至时，高位归零低低位计数未至时，触发进位位秒计数模块，每计满，产生个进位秒信号的高位和低位分钟信号的高位和低位如图是本实例的数字跑表模块图。四程序代码及分内部信号说明为百分秒向秒的进位，为秒向分的进位百分秒技术模块，每计满，产生个进位为时正常计数，为时暂停计数低位计数至时，低位归零低高位计数至时，高位归零低位计数未至时，触发进位位秒计数模块，每计满，产生分频至，即可实现真实的时间计数。详细的时钟分频设计渎职可以参考相关的资料实现。代码中端口信号的定义时钟信号异步复位信号暂停信号百分秒的高位和低位秒信号的高位和低位分钟信号的高位和低位如图是本实例的数字跑表模块图。四程序代码及分析端口说明内部信号说明为百分秒向秒的进位，为秒向分的进位百分秒技术模块，每计满，产生个进位异步进位,为时正常计数，为时暂停计数低位计数至时，低位归零低高位计数至时，高位归零低高位计数至时，触发进位位低位计数至，高位技术为止时，高位计数低位计数未至时，低位计数低数字跑表提供了清零为和暂停位，百分秒的时钟信号可以通过系统时钟分频提供。分频至，即可实现真实的时间计数。详细的时钟分频设计渎职可以参考相关的资料实现。代码中端