1、“.....在框中选择器件或选择，让Ⅱ为你选择个器件。点击按钮。打开设计规则检查工具编译时，可选的设计规则检查工具将检查项目中的所有设计文件，以发现器件编译时可能存在的可靠性不好的逻辑。管脚分配推荐让编译器自动为设计人员的项目进行管脚分配，也可自行分配管脚。运行编译器在菜单中，还有些会对编译产生影响的选项。运行编译的过程如下在编译器窗口中选择开始编译。天津理工大学中环信息学院届本科毕业设计说明书此时，若选择编译器穿口中的按钮，对话框就会显示出来。在对话框中选择按钮继续进行编译。阅读报告文件......”。

2、“.....模拟仿真和定时分析创建个仿真器通道文件打开波形编辑器窗口，从中选择，在对话框中选择，并从下拉列表中选择扩展名，按后点击按钮即可。从菜单中选择按钮，键入仿真的时间长度即可。从菜单中选择，键入时间轴网格大小值即可。从菜单中选择，或者在窗口内的空白区域单击鼠标右键，则会出现对话框。图设置结束时间图设置网格天津理工大学中环信息学院届本科毕业设计说明书图对话框如选择中的和，点击按钮，则在栏内列出所有的和节点。按住键，点击栏中所需要观察的节点，或者按住鼠标左键，在节点上拖动可连续选择节点，然后选择右箭头，则将已选中的节点拷贝到栏。点击按钮，所选的节点刷新波形编辑器。在这里......”。

3、“.....而所有输出和隐含节点波形都默认为未定义电平。天津理工大学中环信息学院届本科毕业设计说明书图对话框对波形编辑器中的节点可以进行添加和重新排列顺序，用鼠标点击后，就可以拖到不同的位置，也可以按键将节点删除。编辑输入节点波形。通过编辑输入节点的激励波形为仿真器提供输入向量。保存文件。选择项，在中自动出现默认的当前项目名，扩展名为，然后点击按钮来保存文件。运行仿真打开仿真器窗口在Ⅱ菜单中选择，即可打开仿真器，并自动装载当前项目的仿真网表文件和上面刚创建的与当前项目同名的仿真器通道文件......”。

4、“.....在对话框中输入仿真器的终止时间，二者都应处于文件所设置的时间范围内。进行仿真按下按钮，即可开始仿真当前项目。分析仿真结果在仿真窗口中选择，即可打开当前项目的文件,使用波形编辑器窗口周围的图形缩放前景按钮及滚动条可详细观察波形。如果输出结果不正确，就要对设计进行修改，直到满足设计要求为止。有经验的设计人员都要用多组输入来多次仿真他们的设计，以得到期望的设计结果。这就要求重新编辑修改输入激励信号波形并重复仿真该设计项目。定时分析启动定时分析工具编译完成后，设计人员可以利用定时分析器来分析设计项目的性能。定时分析器提供了三种分析模式延迟矩阵时序逻辑电路性能创建保持矩阵......”。

5、“.....则在菜单中选择项，然后点击按钮，则定时分析器立即开始分系设计人员的当前项目并计算项目中每对连接的源节点输入引脚和目标节点输出引脚之间的最大和最小传播延迟。天津理工大学中环信息学院届本科毕业设计说明书时序逻辑电路性能分析在菜单内选择项，然后点击按钮，就开始进行时序逻辑电路性能的分析。建立和保持时间分析在菜单内选择项，然后点击按钮，即开始进行建立保持时间分析。器件编程可编程逻辑器件的编程可通过编程器在线编程及在线配置等三种方式。打开编程器窗口首先确认编程器硬件是否已安装好，在Ⅱ菜单中选择项，则打开编程器窗口。利用编程器对和系列器件进行编程在菜单中选择项......”。

6、“.....最后点击按钮。在编程器窗口中检查设计人员选择的编程文件和器件是否正确。在对和器件进行编程时，要用扩展名为的文件。如果选择的编辑文件不正确，可以在菜单中选择命令来选择你的编程文件。将编程目标器件插到编程插座中。点击按钮，编程器将检查器件并将设计项目编程到器件中，而且还将检查器件中的内容是否正确。通过实现单器件在线编程个编程目标文件可以通过或者其它连接电缆直接编程到器件中，其过程如下编译个项目，Ⅱ编译器将自动产生用于器件的编程目标文件。将电缆的端与微机的并行接口相连，另端针阴极头与装有可编程器件的板上的阳极头插座连接。该板还必须为电缆提供电源。开Ⅱ编程器......”。

7、“.....将出现窗口，如上图所示。在下拉条中选择。指定配置时使用的并行口，如。点击按钮，开始对器件进行编程。若器件电缆或电源有问题，则产生警告信息若编程成功，则点击按钮。天津理工大学中环信息学院届本科毕业设计说明书设置在线编程链在菜单中打开并选择项，进行多个器件的链的摄制。该对话框如图所示。图设置在线编程链，选择框宁日显示出你选择的编程文件。击按钮。如果使用过个器件，重复步即可，并要确保与电路息学院届本科毕业设计说明书图显示电路的符号为了给显示个比较合适的时钟脉冲，在此我设计了个分频器图分频电路的原理图图分频电路的波形图天津理工大学中环信息学院届本科毕业设计说明书这是个分频电路......”。

8、“.....给输入时钟的时候，从输出分频信号给输入时钟的时候，从输出分频信号。在由以上几个部分的综合，可以得到总的设计。总的设计原理图见附件。下载实验介绍下进行下载的主要过程打开，输入设计文件。指定为当前文件选择下载器件。进行编译。进行管脚分配般由软件自动分配，如果人工分配，配置后重新编译方可以生效。，打开编程界面，在，设置下载方式。指定编程文件般自动进行执行。打开查看管脚。在开发机上连线，并验证设计结果。组合逻辑电路的冒险现象竞争冒险产生的条件和原因前面所有的组合逻辑电路的设计都是在理想情况下进行的，即假设电路中的连线和元件中的集成门都没有延迟......”。

9、“.....都同时瞬间完成的。信号在器件内部通过连线和逻辑单元时，都有定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺工作电压温度等条件的影响。信号的高低电平转换也需要定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现些不正确的尖峰信号，这些尖峰信号称为毛刺。如果个组合逻辑电路中有毛刺出现，就说明该电路存在冒险。由于内部不存在寄生电容电感，这些毛刺将被完整的保留并向下级传递，因此毛刺现象在设计中尤为突出。所以我们必须检查设计中所有时钟清零和置位等对毛刺敏感的输入端口......”。