1、“.....并具有整点报时功能分与时的校时功能，以及正常的频率七芯片连接图八实验总结实验中碰到的问题及解决方法通过检测数码管的好坏按图接线，开关处悬空，通过对依次进行接地和高电平，检测数码管能否从到正常显示。在接线过程中边接线边测试，但是到结果，由于将他们的接地端与接高电平端全部连在起，导致电压输入时互相影响显示不正常，要经手碰后才会正常显示，所以在接线时，不可操之过急，要步步到位......”。

2、“.....中间有个显示，且不管怎么调试等，始终是保持不变，最后经详细检查，是将的端即与端接到低电平。经查阅，当接低电平时为灯测试，测试数码管显示为。所以要求接线时要个个步骤的来，但接地与高电平端最好事先接好。六进制计数器的设计与制作在第次接六进制时，结果接入晶振时只显示，没有跳动，因为有其它芯片剩余，所以换到其它芯片上调试，结果跳跃正常，估计是芯片问题。将线路接回到该芯片上时，又出现类似情况，所以用万用表测试其连接线路，结果测的两芯片的引脚不同，但线却是相通的......”。

3、“.....因为面包板的引脚孔方向不致，有些向里，有些向外，所以在插芯片时，应将各引脚按面包孔的位向掰好再插进去，为提高以后接线的准确率以及减少些不必需的，最好在芯片插进去后，用万用表逐个检查其引脚到引脚孔相通的孔进行测试，若有电阻的，表示通。若没有，则检查引脚孔的座向问题，如此检查好以后，如果接线结果再遇到问题，可以只查线路的正确与否或者考虑芯片内部已坏掉，般芯片坏掉的几率很低，这个方法很管用，因为刚开始结果不能正常出来的电路经如此检查后......”。

4、“.....包括后面的六十进制与十二进制。校时电路由于对校时电路的原理没有了解，所以校时电路的设计与制作花了很长时间，内部电路早早接好，却对校时的概念不了解。不知道下步该怎么做，最后通过同学了解了以后，却出现时能校时但分不能校时的情况，最后检查得，秒上的信号输入未接，所以导致秒的跳动频率很大，因此导致分跳动的频率几乎与分钟校时时所跳动的频率致，因此误以为分钟没有校时功能。报时电路由于该电路中接线与结果顺利，没有发现问题。设计体会在做设计电路时，般都是先做仿真实验......”。

5、“.....才进行实际接线。但是有些电路的仿真过程中与实际接线过程中有很大的区别，而且在仿真电路中不能实现的方法或有缺陷的方法在实际电路中却可以实现，而在仿真过程中能实现的方法在实际接线中却很麻烦。所以我觉得设计个电路不应单单从仿真着手，不同的方法或许在仿真中不能实现，但是你可以尝试调试将其用到实际电路中，或许有以外的收获，就如，它本身就是个十进制计数电路，在实际接线中只须将它的端与端相连即可，但是这种方法用到仿真里就不能实现，再如晶振分频电路......”。

6、“.....但是实际电路中，的频率就足以把它比下去了。所以，做设计电路时，应将仿真与实际区别开来。设计建议因为在本次课程设计中，老师已将参考电路给我们，所以在顾着接线的同时，却将原理抛到脑后，所以我希望以后老师在给我们参考电路的同时，能够为我们分析下电路的原理以及怎样运用原理设计这样个电路，让同学们能够发挥所学知识，自主设计电路，这样就能够在设计过程穴道更多的东西。而且我希望老师在我们线路十能够稍微指点下，或者讲解下会出现这种的原因，这样我们就能边学边用......”。

7、“.....电路的校正电路，其中与非门可选为等。另外，在对分进行校时时应不影响时计数器的现状态，即当分校时时，如果产生进位应该不影响时计数的计数或不产生进位作用，因此，可用分校时时触发器的输出状态来封锁进位输入信号。正好为输入的与或非门，多出的输入端可作为封锁信号输入之用。整点报时电路当时间在分秒到分秒期间时开始报时，当时间在分秒到分秒期间时，分十位分个位和秒十位均保持不变，分别为和，因此可将分计数器十位的和个位的和及秒计数器十位的和相与，从而产生报时控制信号......”。

8、“.....为输入与非门。四元器件本课程设计共用到的元器件有面包板个晶振个电阻个电阻个芯片个芯片个芯片个芯片个芯片个数码管个芯片个芯片个芯片个电容个附面包板结构图面包板介绍四合面包板列为组，共有两组，组与组之间不通，各列与列之间不通，各行与行之间相通与为组，为组为组，每组内部都是相通的，但组与组之间不同引脚相通相通，但与不通，即每列内部都是相通的......”。

9、“.....如图所示时，分，秒计时电路图图十二小时制计数器设计个分频晶振电路利用晶体振荡器与如图图双六十计数器利用设计个十二小时制计数器如图所示数器。译码驱动电路译码驱动电路将计数器输出的码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管数码管和液晶数码管......”。