1、“.....致谢通过两个多月的努力，参阅了大量的文献专著和资料，才使我有了较为清晰的思路来完成本课题的设计。设计也引用了其中的部分内容，在此，对这些文献专著和资料的作者和编著们表示感谢。在这里同时也要非常感谢指导老师冷爱莲老师，感谢她自始至终以严谨的治学作风和崇高的责任心给予了我全面的指导,特别是在程序编译和仿真的过程中我遇到了很多弄不懂的，正是有了冷老师的指点我的毕业设计才得以顺利进行。而且在整个设计的撰写过程中出现的问题冷老师也给予了及时的指正，最后我的设计才得以顺利完成。在设计撰写和设计模块的仿真过程中，我也得到了很多同学和朋友的帮助与支持，在这里并表示感谢。同时，也向我的家人致以真心的谢意,他们在我的大学阶段中给予我的切是无法用言语来表达的。最后，衷心感谢在百忙之中参与评阅我的设计的各位老师,谢谢,参考文献章彬宏应用技术北京理工大学出版社，杨刚等现代电子技术与数字系统设计电子工业出版社，张亦华等数字电路入门程序实例集北京邮电大学出版社，顾斌等数字电路设计西安电子科技大学出版社，年姜立东语言程序设计及应用第二版北京邮电大学出版社，潘松实用教程电子科技大学出版社......”。

2、“.....唐俊英技术应用实例教程电子工业出版社，何伟现代数字系统实验及设计重庆大学出版社，林明权数字控制系统设计范例电子工业出版社，等于，则计数器清零进位输出的封装如图，其中为复位接的端，接的端，接锁存器的端。图的封装图有时钟使能的十进制计数器的工作时序仿真如图。图的时序仿真图此程序模块实现的功能是带使能端的进制计数。程序要求只有当使能端信号为高电平时计数器才能正常工作，每个时钟的上升沿到来时计数器加，因为这里要实现的是进制计数，所以当计数到时计数器清零，同时产生进位信号，这里的进位信号仅为个脉冲信号，旦计数从变为，用是产生测频所需要的各种控制信号。控制信号的标准输入时钟为,每两个时钟周期进行次频率测量。该模块产生为与显示对应的位段码。位码也就是的显示使能端，对于共阳级的而言，低电平使能，在本设计中设计了个位的循环计数器，将计数结果输入到译码器，译码结果输出即可依次使能每个。例如要让个同时工作显示数据，就是要不停的循环扫描每个，并在使能每个的同时，输入所需显示的数据对应的位段码。虽然个是依次显示，但是受视觉分辨率的影响，看到的现象是个同时工作。模块的顶层图如下所示......”。

3、“.....译码模块用于查表产生段码输出。显示模块源程序如下，如果没有打开则打开，向服务器发送请求，如果获取列表，与当前列表对比，如果已存在则提示当前地区已设置，否则再次发送设置请求，若服务器返回成功，则提示设置成功。程序功能代码实现参照附录。主要的布局文件在应用开发中，的设计主要写在文件中，实现主界面布局的文件程序模块如下底部是由四个按钮横向排放的，分别为签到，签离，实况信息上传，人员信息录入。按钮的背景是同过文件定义的，点击是原图片，点击后背景变为黄色。每个按钮的大小相同，通过定义的的个控制信号，分别为信号用于在每次测量开始时，对计数器进行复位，以清除上次测量的结果，该复位信号高电平有效，持续半个时钟周期的时间。为计数允许信号，在信号的上升沿时刻计数模块开始对输入信号的频率进行测量，测量时间恰为个时钟周期正好为单位时间，在此时间里被测信号的脉冲数进行计数，即为信号的频率。然后将值锁存，并送到数码管显示出来。设置锁存器的好处是使显示的数据稳定，不会由于周期性的清零信号而不断闪烁。在每次测量开始时，都必须重新对计数器清......”。

4、“.....产生计数器清零信号测频控制产生器如图，图中接的的的信号，为计数允许信号，接计数器的，信号用于在每次测量开始时，对计数器进行复位，接计数器的，接锁存器的。图的封装图测频控制信号发生器的工作时序图，控制模块的几个控制信号的时序关系图如图所示。图的时序仿真图从图中可看出，计数使能信号在的高电平后，利用其反相值的上跳沿产生个锁存信号,随后产生清信号上跳沿。为了产生这个时序图需首先建立个由触发器构成的二分频器，在每次时钟上升沿到来时令其翻转。其中，控制信号时钟的频率取，而信号的脉宽恰好为，可以用作闸门信号。此时，根据测频的时序要求，可得出信号和的逻辑描述。由图可知，在计数完成后，计数使能信号在的高电平后，利用其反相值的上跳沿产生个锁存信号,后，产生个清零信号上跳沿。锁存器锁存器模块也是必不可少的，测量模块测量完成后，在信号的上升沿时刻将测量值锁存到寄存器中，然后输出到显示模块。锁存器是起数据保持的作用，它将会把数据保存到下次触发或复位。主要是主从触发器组成的。用于存储数据来进行交换，使数据稳定下来保持段时间不变化，直到新的数据将其替换。锁存器源程序如下......”。

5、“.....图中接控制测频产生器的，而接计数器的，接显示器的端。图的封装图位锁存器的工作时序图如图。图的时序仿真图本程序是用来实现锁存器模块的功能，但它的程序相当简单，在锁存信号的上升沿到来时，锁存器将测量值锁存到寄存器，然后输出到显示模块。但从仿真图中可以明显的看出，锁存输出并不是立即进行的，而是经历了个短暂的延时，这是由于硬件引起的。十进制计数器计数脉冲信号立即变为低电平。同时该计数器也应带有清零信号，旦清零信号为高电平，计数器立即清零。显示模块显示模块设计有段码和位码之分，所谓段码就是让显示出八位数据，般情况下要通过个译码电路，将输入的位进制数转换器模块是由个带有同步清零端，进位信号输出的模为的计数模块级连而成。此十进制计数器的特殊之处是，有时钟使能输入端，用于锁定计数器。当高电平计数允许，低电平时计数禁止。计数器模块用于对输入信号的脉冲进行计数，该模块必须有计数允许异步清零等端口，以便于控制模块对其进行控制。十进制计数器源程序如下计数时钟信号清零信号计数使能信号位计数结果输出计数进位计数器异步清零手能力，也提高了我处理问题的能力，并且学会了许多新的知识，总的来说......”。

6、“.....设确认零件的运动达到预期的结果。此外，机构设计的模块并可在机构运动时对重力摩擦力力矩弹簧等有关力的元素及元件进行动力学分析。进入机构模块在应用程序主菜单中选取机构选项，进入机构仿真界面，如图图仿真界面机构模块的界面中，在给各个仿真元件添加伺服电机之前，为了在模拟仿真时使各个仿真元件能够精确到达指定的位置，我们可以打开拖动窗口，使用点拖动命令，并且打开快照选项下的约束对话框，如下图所示图拖动窗口在上图所示的界面中，约束对话框中提供了以下几种约束方式，我们可以根据需要选择。约束装配第二个零件由于定位元件与夹具体的位置是固定装配关系，所以应选取约束条件装配，如图所示选取用户定义中的对齐约束，对齐参照分别选取定位元件和夹具体的中心轴线，状态显示为部分约束，说明定位元件在夹具体中的位置不固定，需要继续添加约束。打开放置对话框，单击新建约束在约束类型中仍然选取对齐约束，约束参照分别选取两零件中的螺孔中心线，如下图所示图对齐约束装配状态为部分约束，继续添加约束。单击新建约束，在约束类型中选取匹配约束，分别选取两零件的个端面作为约束参照。装配效果如下图图完成约束装配状态显示为完全约束......”。

7、“.....不必添加约束即可。单击确认。由于添加约束的步骤基本致，故在以后的装配过程不再赘述，只说明约束类型和约束参照。装配连接螺钉，用以连接定位元件和夹具体。装配约束类型为对齐和匹配，其中对齐参照为螺钉中心轴线和螺孔中心轴线，匹配参照分别为定位元件和螺钉帽相互接触的面。装配效果如下图所示图装配螺钉将装配的螺钉进行轴阵列，其效果图如下图阵列螺钉装配被加工零件，因为零件在夹具中的位置不是固定的，可进行装拆，所以要用连接条件进行装配，以便后期的机构仿真。被加工的零件与夹具的连接条件选用滑动杆连接，装配效果如下图所示图装配工件装配压紧垫块，压紧垫块在夹具体中是可装拆的，所以采用连接条件进行装配，仍采用滑动杆连接条件。装配压紧垫块并将其轴阵列。图装配垫块装配夹紧元件即夹紧螺栓，夹紧螺栓是可装拆的，采用圆柱连接，装配螺栓并将其阵列。图阵列压紧螺栓由于装配过程基本致，所以工序五和工序六的装配过程就不再赘述，这里仅给出工序五和工序六的装配效果图。左图工序五的夹具左图工序六中的夹具注意工序五和工序六钻出来的两个孔是有位置要求的，必须保证两孔的中心距为，上下偏差分别为正负......”。

8、“.....可以通过调节相关按钮进顺序播放或者倒放，以及调节播放速度的快慢等。对动画进行录像剪辑在动画窗口中单击捕获按钮，系统会弹出如下窗口图捕获窗口在捕获窗口中可以设置相关参数，单击浏览可以更改录像名称集保存地址。单击确定即可开始录像。结束语本文在夹具的实体建模过程中实现了完全的参数化设计，这为夹具的尺寸的修改和后续开发带来了极大的便利。是基于单数据库的大型设计软件，参数与参数之间的关系构成了设计的灵魂，对的高级设计起着重要的作用。需要注意的是程序中的参数般匪浅,致谢通过两个多月的努力，参阅了大量的文献专著和资料，才使我有了较为清晰的思路来完成本课题的设计。设计也引用了其中的部分内容，在此，对这些文献专著和资料的作者和编著们表示感谢。在这里同时也要非常感谢指导老师冷爱莲老师，感谢她自始至终以严谨的治学作风和崇高的责任心给予了我全面的指导,特别是在程序编译和仿真的过程中我遇到了很多弄不懂的，正是有了冷老师的指点我的毕业设计才得以顺利进行。而且在整个设计的撰写过程中出现的问题冷老师也给予了及时的指正，最后我的设计才得以顺利完成......”。

9、“.....我也得到了很多同学和朋友的帮助与支持，在这里并表示感谢。同时，也向我的家人致以真心的谢意,他们在我的大学阶段中给予我的切是无法用言语来表达的。最后，衷心感谢在百忙之中参与评阅我的设计的各位老师,谢谢,参考文献章彬宏应用技术北京理工大学出版社，杨刚等现代电子技术与数字系统设计电子工业出版社，张亦华等数字电路入门程序实例集北京邮电大学出版社，顾斌等数字电路设计西安电子科技大学出版社，年姜立东语言程序设计及应用第二版北京邮电大学出版社，潘松实用教程电子科技大学出版社，刘爱荣等技术与开发应用简明教程清华大学出版社，唐俊英技术应用实例教程电子工业出版社，何伟现代数字系统实验及设计重庆大学出版社，林明权数字控制系统设计范例电子工业出版社，等于，则计数器清零进位输出的封装如图，其中为复位接的端，接的端，接锁存器的端。图的封装图有时钟使能的十进制计数器的工作时序仿真如图。图的时序仿真图此程序模块实现的功能是带使能端的进制计数。程序要求只有当使能端信号为高电平时计数器才能正常工作，每个时钟的上升沿到来时计数器加，因为这里要实现的是进制计数，所以当计数到时计数器清零，同时产生进位信号......”。