1、“.....写信号在时钟触发下端形成，以及的数据信息被记录推延个周期形成读信号，对读数据最小残差值的输出应用时钟周期数目为，阵列的输出应用的时钟周期数目为。对仿真结果进行观察，计算的区域，是残差最小值，与规划数据的理论测算，以及耗时较长......”。

2、“.....规划出类分层式维阵列全搜索运动估计硬件电路。基于的全搜索运动估计硬件电路设计论文原稿。解析关键词分层式维阵列硬件电路中图分类号文献标识码文章编号维阵列为视频编程中的重要组成成分之，其构造是复杂化的。在运动估计体系中，运动搜索算法的种类型路，与过去的阵列全搜索运动估计硬件电路相比较......”。

3、“.....对电路采取这样的设计方式，能够大幅度节省设备，从而构建出个并列应用的读写地址线，若将读写地址线变动区间设置为，其就可以将列数据统统读写出来。当的输入输出端宽度均被设置为样的设计方式，能够大幅度节省设备资源与编程时间......”。

4、“.....应用列像素对其进行规划，达到对运动估计实时编程的目标。耗时较长，所以本文应用分层式方法，规划出类分层式维阵列全搜索运动估计硬件电路。基于的全搜索运动估计硬件电路设计论文原稿。摘要规划了基于的全搜索运动估计硬件电路设计论文原稿源与编程时间。参照各版块时间与程序之间的关系布置流水线结构......”。

5、“.....达到对运动估计实时编程的目标。单化像索的输入输出形式相比较，大幅度的压缩了周期，数据信息读入读出上体现出快捷性，彰显出时效性的应用优势。摘要规划了类分层式维阵列全搜索运动估计硬件键词分层式维阵列硬件电路中图分类号文献标识码文章编号维阵列为视频编程中的重要组成成分之，其构造是复杂化的。在运动估计体系中......”。

6、“.....个运行周期内列的个像素数据可以整体性被输入或输出，由此可以推算的是这的宏块数据的输入或输出个周期就可以完成。对存储器采用这样的规划形式，其路设计存储器阵列规划对进行研究，其是存储器，功能为藏储目前版块的数据信息。应用个的的宏观能模块......”。

7、“.....与过去的阵列全搜索运动估计硬件电路相比较，其在存储器的规划和处理单元并行结构的规划环节做出了定调整，对电路采取搜索算法，作为简易性搜索算法，其最大的功能为能够搜索被搜索范畴内的所有版块，探寻出最优匹配版块。因为视频信号在处理过程中对时效性方面提出较高标准......”。

8、“.....对仿真结果进行观察，计算的区域，是残差最小值，与规划数据的理论测算结果相吻合，由此可见全搜索运动估计硬件电路规划的精确性。施加到第列上，使其运转，以此类推，直至均是在前期的步延缓周期后形成的。解析验证结果本文设定的时钟周期为，输入数据宽度值为，匹配......”。

9、“.....控制器的运行程序可以做出如下的概述即当复位结束起，写信延个周期，形成使能信号，其将自体实效性施加到第列上，使其运转，以此类推，直至均是在前期的步延缓周期后形成的。基于结果相吻合，由此可见全搜索运动估计硬件电路规划的精确性......”。