1、“.....因此，从收到的码序列中，容易识别符号，同时也肯定符号及其前面的个符号必是连符号，于是可恢复成个连码，然后再将所有的变成后变得到原消息代码。举例如下码符号译码用语言设计编码器设计任务与要求将串行输入码流编为码输出编码部分将串行输入的码解码后串行输出解码部分。编码器实现的基本原理从编码规则来分析，这个设计的难点之是如何判决是否应该插，因为这涉及到由现在事件的状态决定过去事件状态的问题。按照实时信号处理的理论，这是没办法实现的。但在实际的电路中，可以考虑用寄存器的方法，首先把信码寄存在寄存器里，同时设置个计数器计数两个之间的个数，经过个码元时间后，由个判偶电路来给寄存器发送是否插的判决信号，从而实现插功能。不过，信号处理的顺序不能像编码规则那样首先把代码串变换成为码，完成插插工作之后，其后的和的极性还要依据编码规则的规定变换......”。

2、“.....同时电路结构也变的复杂。若把信号处理的顺序变换下首先完成插工作，接着执行插功能。最后实现单极性变双极性的信号输出。这样做的好处是输入进来的信号和插插功能电路中处理的信号都是单极性信号，且需要的寄存器的数目可以少很多。另外，如何准确识别电路中的和。因为和符号是人为标识的符号，但在电路中最终的表现形式还是逻辑电平。解决的方法是利用了双相码，将其用二进制码去取代。例如，代码双相码这样就可以识别电路中的。也可以人为地加入个标识符其最终目的也是选择输出的极性。控制个选择开关，使输出的极性能按照编码规则进行变化。编码器的设计过程本设计的思想并不像前面编码原理介绍的那样首先把消息代码变换成为码，然后进行符号和符号的变换，而是在消息代码的基础上，依据编码规则进行插入符号和插入符号的操作，最后完成单极性信号变成双极性信号的变换......”。

3、“.....各部分之间采用同步时钟作用，并且带有个异步的复位清零端口。下面将详细介绍各个部分的设计流程编写的源程序模拟仿真的波形图。插模块的实现插模块的建模插模块的功能实际上就是对消息代码里的四连串的检测即当出现四个连串的时候，把第四个变换成为符号可以是逻辑高电平，而在其他情况下，则保持消息代码的原样输出。同时为了减少后面工作的麻烦，在进行插时，用标识它，用标识，用标识。插符号的设计思想很简单首先判断输入的代码是什么用个条件语句判断，如果输入的是码，则接着判断这是第几个码，则把这位码元变换成为码。在其他条件下，让原代码照常输出。图所示为插符号的流程图插模块的程序设计如前考虑,插模块须设计个计数器,用来作为插符号的标志。在进程中,通过条件控制开关语句完成插功能。这里使用了个技巧来实现流程的控制......”。

4、“.....详细程序见附录假设输入串代码,根据设计思想,输入代码与插入符号之后的关系如下代码插后插模块的实现建模插模块的功能是保证附加符号后的序列不破坏极性交替反转造成的无直流特性，即当相邻符号之间有偶数个非符号的时候，把后小段的第个变换成个非破坏符号符号。图插功能的流程图图中插模块是这个设计遇到的第个难点，因为他涉及到个由现在事件的状态决定过去状态的的问题。其中还有如何确定是，还是的问题。处理难点的思路是首先把码元经插处理过的放入个位的移位寄存器里，在同步时钟的作用下，同时进行是否插的判决，等到码元从寄存器里出来的时候，就可以决定是应该变换成符号，还是照原码输出。因此，在程序的结构中进行元件声明,调用库里的触发器来实现延迟作用。为了使程序更清晰，用了四个元件例化语句，来说明信号的流向。所谓元件例化就是引入种连接关系，将预先设计好的设计实体定义为个元件......”。

5、“.....从而为当前设计实体引入个新的低级的设计层次。在这里，当前设计实体相当于个较大的电路系统，所定义的例化元件相当于个要插在这个电路系统板上的芯片，而当前设计实体中指定的端口则相当于这块电路板上准备接收此芯片的个插座。元件例化是使设计实体构成自上而下层次设计的种重要途径。要进行插判决，首先要知道哪个是，从前面的程序中我们了解到，已经用代替，用代替，从这里就表现出采用双相码的优点，它轻易地解决了和的差别。根据这个设计思想，输入代码与插及插后的代码的关系如下代码插后插后单极性变双极性的实现建模根据的编码规则，我们可以知道，的极性是正负交替的，余下的和看成体且是正负交替的，同时满足的极性与前面的非零码极性致。由此我们可以将其分别进行极性变换来实现。从前面的程序知道，已经分别用双相码标识，用标识，所以通过以下的程序可以很容易实现......”。

6、“.....根据编码规则，符号的极性与前非零符号相反，极性符号与前非零符号致。因此将单独拿出来进行极性变换由前面已知已经由标识，所以很好与其他的代码区别，余下的和看成体进行正负交替，这样就完成了的编码。这个部分遇到的难点在于在Ⅱ软件仿真过程中，它无法识别，在它的波形仿真中只有和。因此在这里采用了双相码来分别表示。要得到所需的结果，仅仅在最后加个硬件如四选数字开关就可以将程序中所定义的分别转换成，从而达到设计所需结果。实现单双极性变换的硬件部分简介由上述的程序下载到或中，其输出结果并不是的多电平变化波形，而是单极性双电平信号，事实上，程序输出的是给单双变换器的硬件电路地址信号。利用个四选的数据选择器，二维数组作为的选择地址，在输出端可以得到符合规则的变化波形......”。

7、“.....插计数点跟踪编码输出码译码器高位低位编码器仿真波形图编码器仿真波形波形分析图是路信码经过插补后的输出波形仿真图，输出相对与输入延时了个脉冲周期。图中表示码元输入表示时钟输入表示插后的位二进制数码输出表示补后的位二进制数码输出，表示码，表示，表示，表示，表示，表示，表示。用语言设计译码器解码器实现的基本原理译码器的整体模型整体模型译码原理根据编码规则，破坏点脉冲与前个脉冲同极性。因此可从所接受的信码中找到码，然后根据加取代节的原则，码与前面的三位码必然是取代码，需要全部复原为四连。只要找到码，不管码前是两个码，律把取代节清零，完成了扣扣功能，进而得到原二元信码序列。可实现译码的模型框图如图所示，译码器包括双单极性变换码检测时钟提扣扣四部分组成。图译码的模型框图上图中双单极性变换电路有两个正负整流电路组成......”。

8、“.....码检测电路包括码检测和码检测两部分。根据编码规则，脉冲必然是同极性脉冲。当无脉冲时，传号脉冲和交替出现。当连续出现两个或时，若无误码，则后个定是脉冲。时钟提取电路用于提取同步时钟。扣扣电路在脉冲和同步时钟的控制下，完成扣扣的功能。由于双单极性变换电路涉及到双极性信号，无法在中实现，需加外围硬件电路。正整流负整流码检测码检测相加器相加器扣扣时钟提取解码器的设计过程码检测模块的建模码检测为了方便起见，设从正整流电路输出的信号为，从负整流电路输出的信号为。码检测模块的控制下，对输入的进行检测。其原理是当的上升沿到来时，对输入的脉冲进行计数，当计数值等于时，输出个脉冲作为脉冲，同时计数器清零，而且计数期间，旦有信号为电平时，立即对计数器清零，计数器重新从零开始计数。这是因为在两个脉冲之间，存在脉冲，说明第二个脉冲不是码，而只有在连续两个脉冲之间无脉冲......”。

9、“.....是真正同极性的于是就可以判定第二个脉冲实际上是码，达到检测码的目的。码检测模型框如图所示。图码检测模型框图码的检测码检测原理与码检测的类似。所不同的是，码检测电路在控制下，对来自信号进行计数和检测判定，若检测到码，则输出到码信号。码检测模型框如图所示。来自负整流信号图码检测模型框图扣扣模块建模扣扣模块有三个输入信号，即时钟信号码信号和来自正负整流输出的和路信号。由于该和路信号可能包含有脉冲和脉冲，因此需要在扣扣模块中，去除和脉冲。本模块的建模方法是，用码检测模块所检测出的码信号，去控制个移位寄存器，若未碰到脉冲，则整流输出合成信号在时钟的节拍下，顺利通过移位寄存器，当碰到有脉冲时，该脉冲将使移位寄存器清零。考虑到四连，即脉冲及其前面的三个码元应为码，所以，可设置四位的移位寄存器，当码清零时，同时将移存器中的四位码全变为。不管是否有脉冲，在此模块中，并清零......”。