1、“.....并具有整点报时功能分与时的校时功能，以及正常的频率七芯片连接图八实验总结实验中碰到的问题及解决方法通过检测数码管的好坏按图接线，开关处悬空，通过对依次进行接地和高电平，检测数码管能否从到正常显示。在接线过程中边接线边测试，但是到结果，由于将他们的接地端与接高电平端全部连在起，导致电压输入时互相影响显示不正常，要经手碰后才会正常显示，所以在接线时，不可操之过急，要步步到位。还有在测试单个数码管时，中间有个显示，且不管怎么调试等，始终是保持不变，最后经详细检查，是将的端即与端接到低电平。经查阅，当接低电平时为灯测试，测试数码管显示为。所以要求接线时要个个步骤的来，但接地与高电平端最好事先接好。六进制计数器的设计与制作在第次接六进制时，结果接入晶振时只显示，没有跳动，因为有其它芯片剩余......”。

2、“.....结果跳跃正常，估计是芯片问题。将线路接回到该芯片上时，又出现类似情况，所以用万用表测试其连接线路，结果测的两芯片的引脚不同，但线却是相通的，所以只是芯片未插到面包板的孔里，因为面包板的引脚孔方向不致，有些向里，有些向外，所以在插芯片时，应将各引脚按面包孔的位向掰好再插进去，为提高以后接线的准确率以及减少些不必需的，最好在芯片插进去后，用万用表逐个检查其引脚到引脚孔相通的孔进行测试，若有电阻的，表示通。若没有，则检查引脚孔的座向问题，如此检查好以后，如果接线结果再遇到问题，可以只查线路的正确与否或者考虑芯片内部已坏掉，般芯片坏掉的几率很低，这个方法很管用，因为刚开始结果不能正常出来的电路经如此检查后，结果出来的很顺利，包括后面的六十进制与十二进制。校时电路由于对校时电路的原理没有了解，所以校时电路的设计与制作花了很长时间，内部电路早早接好，却对校时的概念不了解......”。

3、“.....最后通过同学了解了以后，却出现时能校时但分不能校时的情况，最后检查得，秒上的信号输入未接，所以导致秒的跳动频率很大，因此导致分跳动的频率几乎与分钟校时时所跳动的频率致，因此误以为分钟没有校时功能。报时电路由于该电路中接线与结果顺利，没有发现问题。设计体会在做设计电路时，般都是先做仿真实验，待结果出来正确后，才进行实际接线。但是有些电路的仿真过程中与实际接线过程中有很大的区别，而且在仿真电路中不能实现的方法或有缺陷的方法在实际电路中却可以实现，而在仿真过程中能实现的方法在实际接线中却很麻烦。所以我觉得设计个电路不应单单从仿真着手，不同的方法或许在仿真中不能实现，但是你可以尝试调试将其用到实际电路中，或许有以外的收获，就如，它本身就是个十进制计数电路，在实际接线中只须将它的端与端相连即可，但是这种方法用到仿真里就不能实现，再如晶振分频电路......”。

4、“.....但是实际电路中，的频率就足以把它比下去了。所以，做设计电路时，应将仿真与实际区别开来。设计建议因为在本次课程设计中，老师已将参考电路给我们，所以在顾着接线的同时，却将原理抛到脑后，所以我希望以后老师在给我们参考电路的同时，能够为我们分析下电路的原理以及怎样运用原理设计这样个电路，让同学们能够发挥所学知识，自主设计电路，这样就能够在设计过程穴道更多的东西。而且我希望老师在我们线路十能够稍微指点下，或者讲解下会出现这种的原因，这样我们就能边学边用，在下次接线时避免犯类似的。电路的校正电路，其中与非门可选为等。另外，在对分进行校时时应不影响时计数器的现状态，即当分校时时，如果产生进位应该不影响时计数的计数或不产生进位作用，因此，可用分校时时触发器的输出状态来封锁进位输入信号。正好为输入的与或非门，多出的输入端可作为封锁信号输入之用。整点报时电路当时间在分秒到分秒期间时开始报时......”。

5、“.....分十位分个位和秒十位均保持不变，分别为和，因此可将分计数器十位的和个位的和及秒计数器十位的和相与，从而产生报时控制信号。报时电路可选来构成。为输入与非门。四元器件本课程设计共用到的元器件有面包板个晶振个电阻个电阻个芯片个芯片个芯片个芯片个芯片个数码管个芯片个芯片个芯片个电容个附面包板结构图面包板介绍四合面包板列为组，共有两组，组与组之间不通，各列与列之间不通，各行与行之间相通与为组，为组为组，每组内部都是相通的，但组与组之间不同引脚相通相通，但与不通，即每列内部都是相通的，但列与列之间不通各集成块引脚图五各功能块电路图通过测试数码管的好坏如图所示图构成译码驱动电路用与设计个六进制计数器如图所示图六进制计数器电路用与设计个十进制计数器如图所示图十进制计数器电路利用六进制计数与十进制计数设计个六十进制计数器如图所示图六十进制计数器用设计个双六十进制计数器......”。

6、“.....分，秒计时电路图图十二小时制计数器设计个分频晶振电路利用晶体振荡器与如图图双六十计数器利用设计个十二小时制计数器如图所示数器。译码驱动电路译码驱动电路将计数器输出的码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管数码管和液晶数码管，本设计提供的为数码管。数字钟的基本工作原理晶体振荡器电路图所示电路中，非门与晶体电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于个高增益的反相放大器。电容与晶体构成个谐振型网络，完成对振荡频率的控制功能，由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。图晶体振荡器分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到的秒信号输入......”。

7、“.....通常实现分频器的电路是计数器电路，般采用多级进制计数器来实现。例如，将的振荡信号分频为的分频倍数为，即实现该分频功能的计数器相当于极进制计数器。常用的进制计数器有等。般从尽量叫少元器件数量的角度来考虑，可以选来构成分频电路。而且还包含了振荡电路所需的非门，使用更为方便。计数器为级进制计数器，可以将的信号分频为。图内部框图时间计数单元时间计数单元有时计数分计数和秒计数等几个部分。时计数单元般为进制计数器或进制计数器，其输出为两位码形式分计数和秒计数单元为进制计数器，其输出也为码。般采用进制计数器如等来实现时间计数单元的计数功能。欲实现进制和进制计数还需进行计数模值转换。如图所示。该器件为双异步计数器，并且每计数器均提供个异步清零端高电平有效。图内部逻辑图秒个位计数单元为进制计数器，无需进制转换，只需将与下降沿有效相连即可。下降没效与秒输入信号相连......”。

8、“.....秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图所示，其中可作为向上的进位信号与分个位的计数单元的相连。图进制进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为进制计数器，不是的整数倍，因此需将个位和十位计数单元合并为个整体才能进行进制转换。利用片实现进制计数功能的电路如图所示。图进制计数器电路另外，图所示电路中，尚余进制计数单元，正好可作为分频器输出信号转化为信号之用。译码驱动电及显示电路计数器实现了对时间的累计并以码的形式输出，为了将计数器输出的码显示出来......”。

9、“.....般这种译码器通常为段译码显示电路。校时单元电路根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图即为用与或非门实现的时或分校时电路，图中，端与低位的进位信号相连端与校正信号相连，校正信号可直接取自分频器产生的或不可太高或太低信号输出端则与分或时个位计时输入端相连。图分或时校正电路如图所示，当开关打向下时，因为校正信号和相与的输出为，而开关的另端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态当开关打向上时，这时校时电路处于校时状态。故需要两个校时电路。为防止开关的抖动问题，通常采用基本触发器构成开关消抖动电路......”。