1、“.....控制信号的标准输入时钟为，每两个时钟周期进行次频率测量。该模块产生的个控制信号，分别为信号用于在每次测量开始时，对计数器进行复位，以清除上次测量的结果，该复位信号高电平有效，持续半个时钟周期的时间。为计数允许信号，在信号的上升沿时刻计数模块开始对输入信号的频率进行测量，测量时间恰为个时钟周期正好为单位时间，在此时间里被测信号的脉冲数进行计数，即为信号的频率。然后将值锁存，并送到数码管显示出来。设置锁存器的好处是使显示的数据稳定，不会由于周期性的清零信号而不断闪烁。在每次测量开始时，都必须重新对计数器清。测频控制信号发生器源程序如下测频控制时钟计数器时钟使能计数器清零输出锁存信号，时钟二分频产生计数器清零信号测频控制产生器如图，图中接的的的信号，为计数允许信号，接计数器的，信号用于在每次测量开始时，对计数器进行复位，接计数器的......”。

2、“.....图的封装图测频控制信号发生器的工作时序图，控制模块的几个控制信号的时序关系图如图所示。图的时序仿真图从图中可看出，计数使能信号在的高电平后，利用其反相值的上跳沿产生个锁存信号，随后产生清信号上跳沿。为了产生这个时序图需首先建立个由触发器构成的二分频器，在每次时钟上升沿到来时令其翻转。其中，控制信号时钟的频率取，而信号的脉宽恰好为，可以用作闸门信号。此时，根据测频的时序要求，可得出信号和的逻辑描述。由图可知，在计数完成后，计数使能信号在的高电平后，利用其反相值的上跳沿产生个锁存信号，后，产生个清零信号上跳沿。锁存器锁存器模块也是必不可少的，测量模块测量完成后，在信号的上升沿时刻将测量值锁存到寄存器中，然后输出到显示模块。锁存器是起数据保持的作用，它将会把数据保存到下次触发或复位。主要是主从触发器组成的。用于存储数据来进行交换......”。

3、“.....直到新的数据将其替换。锁存器源程序如下，锁存输入数据锁存器的封装如图，图中接控制测频产生器的，而接计数器的，接显示器的端。图的封装图位锁存器的工作时序图如图。图的时序仿真图本程序是用来实现锁存器模块的功能，但它的程序相当简单，在锁存信号的上升沿到来时，锁存器将测量值锁存到寄存器，然后输出到显示模块。但从仿真图中可以明显的看出，锁存输出并不是立即进行的，而是经历了个短暂的延时，这是由于硬件引起的。十进制计数器计数器模块是由个带有同步清零端，进位信号输出的模为的计数模块级连而成。此十进制计数器的特殊之处是，有时钟使能输入端，用于锁定计数器。当高电平计数允许，低电平时计数禁止。计数器模块用于对输入信号的脉冲进行计数，该模块必须有计数允许异步清零等端口，以便于控制模块对其进行控制......”。

4、“.....也提高了我处理问题的能力，并且学会了许多新的知识，总的来说，受益匪浅,致谢通过两个多月的努力，参阅了大量的文献专著和资料，才使我有了较为清晰的思路来完成本课题的设计。设计也引用了其中的部分内容，在此，对这些文献专著和资料的作者和编著们表示感谢。在这里同时也要非常感谢指导老师冷爱莲老师，感谢她自始至终以严谨的治学作风和崇高的责任心给予了我全面的指导,特别是在程序编译和仿真的过程中我遇到了很多弄不懂的，正是有了冷老师的指点我的毕业设计才得以顺利进行。而且在整个设计的撰写过程中出现的问题冷老师也给予了及时的指正，最后我的设计才得以顺利完成。在设计撰写和设计模块的仿真过程中，我也得到了很多同学和朋友的帮助与支持，在这里并表示感谢。同时，也向我的家人致以真心的谢意,他们在我的大学阶段中给予我的切是无法用言语来表达的。最后......”。

5、“.....谢谢,参考文献章彬宏应用技术北京理工大学出版社，杨刚等现代电子技术与数字系统设计电子工业出版社，张亦华等数字电路入门程序实例集北京邮电大学出版社，顾斌等数字电路设计西安电子科技大学出版社，年姜立东语言程序设计及应用第二版北京邮电大学出版社，潘松实用教程电子科技大学出版社，刘爱荣等技术与开发应用简明教程清华大学出版社，唐俊英技术应用实例教程电子工业出版社，何伟现代数字系统实验及设计重庆大学出版社，林明权数字控制系统设计范例电子工业出版社，等于，则计数器清零进位输出的封装如图，其中为复位接的端，接的端，接锁存器的端。图的封装图有时钟使能的十进制计数器的工作时序仿真如图。图的时序仿真图此程序模块实现的功能是带使能端的进制计数。程序要求只有当使能端信号为高电平时计数器才能正常工作，每个时钟的上升沿到来时计数器加，因为这里要实现的是进制计数......”。

6、“.....同时产生进位信号，这里的进位信号仅为个脉冲信号，旦计数从变为，脉冲信号立即变为低电平。同时该计数器也应带有清零信号，旦清零信号为高电平，计数器立即清零。显示模块显示模块设计有段码和位码之分，所谓段码就是让显示出八位数据，般情况下要通过个译码电路，将输入的位进制数转换为与显示对应的位段码。位码也就是的显示使能端，对于共阳级的而言，低电平使能，在本设计中设计了个位的循环计数器，将计数结果输入到译码器，译码结果输出即可依次使能每个。例如要让个同时工作显示数据，就是要不停的循环扫描每个，并在使能每个的同时，输入所需显示的数据对应的位段码。虽然个是依次显示，但是受视觉分辨率的影响，看到的现象是个同时工作。模块的顶层图如下所示。计数产生动态扫描信号位码，译码模块用于查表产生段码输出。显示模块源程序如下，显示模块的封装如图，图中接锁存器的端，接分频器的端......”。

7、“.....图的工作时序图用个将待测频率显示出来，将通过十进制计数器的时钟信号，输出为时钟信号计数译码后的显示驱动端，在八段译码为对应的八段二进制编码，并由数码显示器显示出来。图中为相应二进制编码与相对应的屏显数字。显示电路图硬件结构图此部分如图，图中主要由循环累加器译码器段显示译码器选多路数据开关和个显示器组成的扫描数码显示器。其中循环累加器的三端相当于程序中的，译码器主要产生位码控制个中的个，段显示译码器的输出端输出段码在上显示对应的数。七段译码器七段译码器将输入的从的位二进制数，以七段译码的方式输出。可以使用个位向量来分别表示七段译码器中的八段，如图所示。图七段与向量元素的对应通过图所示的各个的选通表示不同的数字，具体数字显示对应代码如表所示。表七段译码器的代码核对功能表输入的驱动代码输出的显示代码显示数数字频率计顶层图完成各模块设计仿真后......”。

8、“.....把各模块按照图连接起来。图频率计顶层图对频率计顶层图进行仿真，其波形如图所示。图频率计整体时序仿真图本章小结本章介绍了频率计的各个软件组成模块，通过运用集成开发环境对各功能模块进行编辑综合波形仿真，对各功能模块的的仿真图，及其仿真功能做了基本讲解，对本设计的实现起到了主要作用。结论本设计对等精度频率计进行了系统的设计。首先介绍了频率测量的般方法，着重介绍等精度测频原理并进行了误差分析，利用等精度测量原理，通过运用编程，利用现场可编程门阵列芯片设计了个位数字式等精度频率计，该频率计的输入信号幅度为，它的频率测量范围为，利用集成开发环境进行编辑综合波形仿真，并下载到器件中，经实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性，达到预期的结果。和传统的频率计相比，利用设计的频率计简化了电路板设计，提高了系统设计的实用性和可靠性，实现数字系统的软件化......”。

9、“.....本次毕业设计中，不但让我对本专业的相关基础知识进行了很好的复习，还对原由书本上的知识进行了拓展和延伸。通过查阅文献搜索资料请教老师并自己不断思考和实践，不但锻炼了我的动统设计自动化，即高级阶段也就是目前常说的。过去传统的电子系统电子产品的设计方法是采用自底而上的程序，设计者先对系统结构分块，直接进行电路级的设计。这种设计方式使设计者不能预测下阶段的问题，而且每阶段是否存在问题，往往在系统整机调试时才确定，也很难通过局部电路的调整使整个系统达到既定的功能和指针，不能保证设计举成功。技术高级阶段采用种新的设计概念自顶而下的设计程序和并行工程的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，系统去完成电子产品的系统级至物理级的设计。此阶段技术的主要特征是支持高级语言对系统进行描述，高层次综合理论得到了巨大的发展......”。