1、“.....如表。年中表示闰年，表示平年月中表示和月，表示其它月份二月中表示月，表示其它月份。表日长短逻辑表年月二月日日计数模块的逻辑框图如图所示输入引脚是决定日长短的输入信号，其它信号功能与秒计数模块功能类似。图日计数模块逻辑框图日计数模块的核心程序如下程序中第个进程主要是对日的长短的设置，和分别是日的低位和高位的信号，它们的值由输入决定。由年计数模块输入，和由月计数模块输入。第二个进程主要实现计数和加减控制。日计数模块的时序仿真图如图所示，仿真图满足设计的要求。图日计数仿真时序图月计数和年计数模块月计数模块逻辑框图如图所示。输出端口接日模块的，端口接。其程序描述见附录。图月计数逻辑框图其仿真时序图如图所示。仿真图中有毛刺出现，但并不会对本模块的计数产生影响，满足本设计的需要。图月模块仿真时序图年计数模块的逻辑框图如图所示。年计数模块的输出端口接日模块的......”。

2、“.....其描述见附录。图年计数逻辑框图年模块的计数范围是从到，在这之间的闰年见表。由于年份都带有，所以省略，用年份数来表示。将表中的年份用二进制表示即可得到以下规律当年个位的后位为且十位的最后位为，或者年的个位的后位为且年十位的最后位为的时候，该年为闰年，否则为平年。表闰年表其仿真时序图如图所示，满足设计的要求。图年模块仿真时序图动态扫描及显示电路设计与实现动态扫描模块动态扫描电路将计数器输出的码转换为数码管需要的逻辑状态，并且输出数码管的片选信号和位选信号。所谓动态扫描显示方式是在显示位显示块的数据的时候，让其它位不显示，然后在显示下位的数据，同时关闭其他显示块。这样做可以使每个显示块显示与自己相对应的数据。只要保证每位显示的时间间隔不要太大，利用人眼的视觉暂留的现象，就可以造成各位数据同时显示的假象。般每位的显示时间为。动态扫描逻辑框图如图所示......”。

3、“.....故每位显示的时间为，需要扫描个数码管，故显示间隔为。由分频模块提供端口显示转换信号，当其为高电平时，数码管显示时分和秒。当其为低电平时显示年月和日其它输入端口接计数模块输出的数据输出端口动态输出扫描的数据端口输出数码管的片选信号。其程序描述见附录。图动态扫描逻辑框图显示模块本系统选择作为显示译码电路，选择数码管作为显示单元电路。计数器实现了对时间的累计并以码的形动态扫描模块程序参考文献刘君，常明，秦娟，基于硬件描述语言的数字时钟设计，天津理工大学学报第卷第期，廖日坤，嵌入式应用开发技术白金手册，中国电力出版社。王开军，姜宇柏，面向的设计，机械工业出版社。赵保经，中国集成电路大全，国防工业出版社，。高吉祥，电子技术基础实验与课程设计，电子工业出版社，。吕思忠，数子电路实验与课程设计，哈尔滨工业大学出版社，。谢自美......”。

4、“.....华中理工大学出版社，。赵志杰，集成电路应用识图方法，机械工业出版社。张庆双，电子元器件的选用与检测，机械工业出版社，。谭会生，张昌凡，技术及应用，西安电子科技大学出版社，。李可，数字钟电路及应用，北京电子工业出版社，。康华先，电子技术基础数字部分第四版北京高等教育出版社，。集成电路手册分编委会编，中外集成电路简明速查手册，电路，北京电子工业出版社，。康华光，电子技术基础，高等教育出版社，宋春荣，通用集成电路速查手册，山东科学技术出版社，。阎石，数字电子技术基础第四版，北京高等教育出版社，。，，输送到动态扫描模块，再由其输出的端送到，将码转换为七段码，再由数码管显示出来。数码管位选连接电路所示。由于所用到的数码管为两组，故位选电路用到两片模块。图数码管位选实现电路实验结论与研究展望实验结论将设计程序下载到实验箱上运行调试后，最终结果与预期效果基本致......”。

5、“.....整点报时功能正常。在此次的数字钟设计过程中，更进步地熟悉有关数字电路的知识和具体应用。学会了利和软件进行原理图的绘制，硬件描述语言的编写，程序的仿真等工作。并能根据仿真结果分析设计的存在的问题和缺陷，从而进行程序的调试和完善。在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全致的，例如在对具体模块的仿真的过程中，往往没有考虑到整体设计的层面以及与上下模块接口的设计。再加上器件对信号的延时等问题，实际下载到实验箱上后会出现系列的问题，因此仿真图和电路连接图还是有定区别的。此次的数字钟设计重在于按键的控制和各个模块代码的编写，虽然能把键盘接口和各个模块的代码编写出来，并能正常显示，但对于各个模块的优化设计还有定的缺陷和不足。总的来说，通过这次的设计实验更进步地增强了实验的动手能力......”。

6、“.....在本设计调试过程中遇到了些问题如下当程序下载到实验箱上后，数码管显示全部为零，计数器不工作，经分析得知程序中的总的清零信号保持有效状态，改动程序后计数器开始计数。当秒时钟计数到时变时，分计数模块滞后计数，考虑的器件的延时，将程序中秒的进位信号提前秒。利用控制按键给月模块加计数时，发现的月加到时，年则在没有按键按下的情况下直加计数。检查程序后得知，月的进位信号在月为后变直有效，其它模块也存在这种情况，改动程序后各个模块工作正常。在检测按键时，由于有些按键控制是秒时钟同步的，所以控制起来显得梢慢些，但是工作正常，能满足实际的需要。研究展望本设计中虽然有控制键对时钟进行控制，但是用到的按键太多，在实际应用上存在不足。故提出改进方案为用个按键控制数码管的片选，再用两个按键控制计数的加减。这样可以节省按键资源，以供更多的功能的使用......”。

7、“.....从中可以看出技术的发展在定程度上实现了硬件设计的软件化。设计的过程变的相对简单，容易修改等优点，相信随着电子技术的发展，数字钟的功能会更加多样化，满足人们的各种需要。致谢在论文完成之际，我首先要向指导老师和志强和章瑞平老师表示最真挚的谢意。和志强和张瑞平老师认真负责的工作态度，严谨的治学精神和深厚的理论水平都使我受益匪浅。无论在理论上还是在实践中，都给与我很大的帮助。在理论上，老师耐心讲解电路原理图的绘制，以及元器件的性能在实际操作中，从系统的设计到最终系统的调试，老师都给予了诸多帮助，使我得到不少的提高，这是在这次设计中我所得到的最宝贵的财富。对于我以后的工作和学习都是种巨大的帮助，感谢他耐心的辅导。在这次毕业设计中，我的专业知识水平也取得定的进步。而这些进步都离不开老师和同学的帮助。在此我向曾经帮助和关心我的老师和同学致以诚挚的感谢......”。

8、“.....加之时间仓促，文中不免有和待改进之处，真诚欢迎各位师长同学提出宝贵意见。附录月计数模块的程序年计数模块的程序可编程开关矩输入输出模块互连资源系统设计流程般说来，个比较大的完整的项目应该采用层次化的描述方法分为几个较大的模块，定义好各功能模块之间的接口，然后各个模块再细分去具体实现，这就是自顶向下的设计方法。目前这种高层次的设计方法已被广泛采用。高层次设计只是定义系统的行为特征，可以不涉及实现工艺，因此还可以在厂家综合库的支持下，利用综合优化工具将高层次描述转换成针对种工艺优化的网络表，使工艺转化变得轻而易举。系统设计的工作流程如图所示。图系统设计流程系统划分,未找到引用源。编译器,未找到引用源。代码级功能仿真,未找到引用源。综合器,未找到引用源。适配前时序仿真,未找到引用源。适配器,未找到引用源。实现适配后仿真模型,未找到引用源......”。

9、“.....未找到引用源。实现代码或图形方式输入,未找到引用源。仿真综合库器件编程文件,未找到引用源。流程说明工程师按照自顶向下的设计方法进行系统划分。输入代码，这是设计中最为普遍的输入方式。此外，还可以采用图形输入方式框图状态图等，这种输入方式具有直观容易理解的优点。将以上的设计输入编译成标准的文件。进行代码级的功能仿真，主要是检验系统功能设计的正确性。这步骤适用于大型设计，因为对于大型设计来说，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间。般情况下，这仿真步骤可略去。利用综合器对源代码进行综合优化处理，生成门级描述的网络表文件，这是将高层次描述转化为硬件电路的关键步骤。综合优化是针对芯片供应商的产品系列进行的，所以综合的过程要在相应的厂家综合库的支持下才能完成。利用产生的网络表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，是较为粗略的......”。