帮帮文库

返回

B3G系统关键技术的FPGA设计与实现同步、OFDM解调(最终版) B3G系统关键技术的FPGA设计与实现同步、OFDM解调(最终版)

格式:word 上传:2022-06-25 15:57:41

《B3G系统关键技术的FPGA设计与实现同步、OFDM解调(最终版)》修改意见稿

1、以下这些语句存在若干问题,包括语法错误、标点使用不当、语句不通畅及信息不完整——“.....以保证传输过程中四路数据的时序致。为了便于数电子科技大学硕士学位论文据的收发,选择用协议的帧模式进行传输,约定每个符号为帧,设定帧头帧尾标志信号。该接口设计的结构如图所示。图接口结构框图与常规协议的传输模式相比,该接口设计略去了接收部分,仅包括数据的发送。此外,状态与控制信号在接口的调试过程中使用,验证完成后在实际传送过程中也将其略去。因此,该接口由时钟时钟补偿和帧模式接口硬核接口构成。根据硬核的特性,接口采用的时钟由外部时钟源以差分方式输入,可避免不必要的抖动。同时,由于异步的需要,外部时钟仍需提供的系统时钟。时钟补偿模块即产生时钟补偿序列,其规则如前节所述。它对数据传送接收的影响自动通过有效信号反映,因此设计中可以不单独考虑它的影响。帧模式接口由个异步和个组帧状态机构成。由于本设计中实际采用时钟,而解调模块即图中的用户模块的系统时钟为......”

2、以下这些语句存在多处问题,具体涉及到语法误用、标点符号运用不当、句子表达不流畅以及信息表述不全面——“.....深度为的异步保证数据到口的正确传送。组帧状态机则实现对输出数据按符号的重新组帧,插入帧头帧尾标志信号和发送输出有效信号。帧模式发送数据的时序波形图如图所示。图中为帧头标志信号,为帧尾标志信号,均为低电平有效为发送的数据输入为低电平时,内部帧发送源发送的数据才有效输出为低电平时,表示口发送的数据有效,才能被下级正确接收。即数据只有在和同时为低电平时,才能正确地发送和接收。第四章同步技术和解调的设计与实现,拢费,艺Ⅳ气刚砌瑚籼由于是硬核,所以在设计中只给出连接即可,不用在约束文件中指定其连接的引脚。本章小结本章首先介绍了下行链路的总体硬件实现架构,其主体部分共有块电路板,分别为数字基带发送板多天线发送板多天线接收板信道估计与板数字基带接收板。然后对本文的主要研究对象多天线接收板的算法流程和总体设计进行了阐述......”

3、以下这些语句在语言表达上出现了多方面的问题,包括语法错误、标点符号使用不规范、句子结构不够流畅,以及内容阐述不够详尽和全面——“.....分别由两块芯片完成。同步部分的主要模块包括时间同步模块频率粗同步模块频率精同步模块定时恢复模块尾帧检测模块辅助模块解调部分的主要模块包括单天线解调模块接口模块。本章对上述主要模块的设计原理进行了详细描述,给出了大部分模块的结构框图仿真波形图。电子科技大学硕士学位论文第五章设计验证与性能分析设计验证从广义上讲,的设计验证包括功能仿真时序仿真和电路验证。设计验证流程仿真是指使用设计软件包对己实现的设计进行完整测试,模拟实际物理环境下的工作情况。功能仿真也称前仿真,是指仅对逻辑功能进行测试模拟,以了解其实现的功能是否满足原设计的要求。此时的仿真过程没有加入时序信息,不涉及具体器件的硬件特性,如延时特性而在布局布线后,提取有关的器件延迟连线延迟等时序参数,并在此基础上进行的仿真称为后仿真或时序仿真,它是接近真实器件运行状况的仿真。仿真完成后......”

4、以下这些语句该文档存在较明显的语言表达瑕疵,包括语法错误、标点符号使用不规范,句子结构不够顺畅,以及信息传达不充分,需要综合性的修订与完善——“.....结合仪器和相关软件进行电路验证,得到正确的结果即验证了设计的正确性。在本文的第四章中,已给出部分模块的仿真波形图,验证了设计在逻辑功能上的正确性。本章主要给出板级电路测试的部分结果,进步验证设计的可靠性和正确性。利用口将同步解调部分的比特文件下载到多天线接收板的两块芯片上,通过软件观测芯片内的数据情况时序关系。模块的验证结果接口模块的验证多天线接收板通过个分别接收四根天线实部虚部的模拟信号,和接口模块的正确工作是验证设计正确的前提。用函数发生器产生的正弦波,通过接收,用软件提取接口模块的输出信息,如图所示。多天线接收板的系统时钟为,也用该时钟工作。因此的正弦波以的采样速率进行接收,每个周期为个时钟长度。第五章设计验证与性能分析图测试单路接口模块接收正弦波用多天线发送板产生的正弦波,通过个发送出来,直接用线连至个上进行接收,接口模块的输出信息如图所示......”

5、以下这些语句存在多种问题,包括语法错误、不规范的标点符号使用、句子结构不够清晰流畅,以及信息传达不够完整详尽——“.....及接口模块工作良好,路接收数据产生的偏差很小,能够同时正确接收发送端发出的模拟信号。图测试多路接口模块接收正弦波用多天线发送板产生实际链路中的数据帧,接口模块的输出信息如图所示。图中稀疏部分为导频符号,其余为数据符号,与用示波器观测发送端发送数据的格式相同,验证及接口模块功能正确,工作正常。第五章设计验证与性能分析能信号,口为相关运算的幅值为尾帧检测模块中门限判决的结果,高电平处即为过门限点,标志当前帧是个的最后帧。埘为同步模块输出数据的实部虚部,曲为输出有效信号。插入序号模块的验证在解调部分,插入序号模块对处理后的数据进行帧符号序号的插入,每帧有个符号,每个有帧。当符号计数到时,符号计数清零,帧号计数加当帧号计数到时,帧号计数清零。根据尾帧检测的算法,如果检测到当前帧为个中的尾帧,则认为下帧为的首帧,该帧帧号计数设为。插入序号模块的测试结果如图所示......”

6、以下这些语句存在多方面的问题亟需改进,具体而言:标点符号运用不当,句子结构条理性不足导致流畅度欠佳,存在语法误用情况,且在内容表述上缺乏完整性。——“.....焐训Ⅺ∞鸵柏砸⋯霭。⋯⋯⋯⋯⋯皿比Ⅲ。£矗丁打Ⅱ几图测试插入序号模块全局图图中,为尾帧标志信号,为帧号计数,为符号计数,为输出数据,为输出有效信号。当前帧帧号为,但检测到尾帧标志信号为高电平,下帧帧号即变为。田如。打吲蝴㈨图测试插入序号模块局部图电子科技大学硕士学位论文将图放大观察,如图所示,尾帧检测并不会影响当前帧的最后个符号的帧号。接口模块的验证用个计数器作为图中的用户模块,向接口模块发送连续数据,测试其能否产生以个符号为传输帧长的发送序列,并正确发送出帧头帧尾标志信号,测试结果如图所示。咖蓐乱弘掣辈甲掣辈掣掣争删图测试接口模块发送计数器数据全局图图中,为帧头标志信号,为帧尾标志信号,为内部发送源数据有效信号,为外部口就绪信号,上述信号均为低电平有效。为异步读空信号,高电平有效,为宽度为比特的发送数据,为计数器。将图放大观察,如图所示,个有效数据依次发送出去......”

7、以下这些语句存在标点错误、句法不清、语法失误和内容缺失等问题,需改进——“.....数据无遗失,该接口模块设计正确。图测试接口模块发送计数器数据局部图第五章设计验证与性能分析链路的验证结果多天线接收板测试图多天线接收板测试方案多天线接收板的测试方案如图所示,下行链路的接收端机箱中有三块电路板,依次是多天线接收板信道估计板基带接收板。通过电源给机箱供电。用矢量信号发生器作为信号源,可将平台上仿真链路构造的个的数据循环发送,该模拟信号直接用线缆连至多天线接收板上的上,可作为路天线的输入。通过电缆将比特文件下载至多天线接收板上,即可开始测试。将接收数据时间同步信号时隙同步信号帧同步信号引出,用示波器进行观测。在不加衰落信道和噪声的情况下,每帧均能检测到时间同步点,产生的各路同步标志信号和数据的实际位置对应无误。在机上使用软件可以实时观测芯片中各模块的状态信息,此处不再赘述,部分模块的验证结果请参见......”

8、以下文段存在较多缺陷,具体而言:语法误用情况较多,标点符号使用不规范,影响文本断句理解;句子结构与表达缺乏流畅性,阅读体验受影响——“.....由于资源限制,无法取出个时隙,此处取出两个符号的数据进行定性分析。第个符号为导频,第二个符号为数据,在上进行线性信道估计,可以看出的星座图,如图所示。电子科技大学硕士学位论文图线性信道估计后单数据符号的星座图下行链路联调测试图下行链路联调测试方案第五章设计验证与性能分析下行链路联调的测试方案如图所示,下行链路中,发送端机箱中有两块电路板,依次为基带发送板,多天线发送板接收端机箱中有三块电路板,依次是多天线接收板信道估计板基带接收板。通过电源给机箱供电。通过电缆将对直接相连,即模拟无衰落信道,仅有线缆和电路噪声的情况。通过电缆将比特文件下载至各块电路板上,即可开始测试。同时各机都通过软件和电缆对与之相连的电路板进行实时监控。在多天线接收板对应的机上,利用软件观测解调后的数据,其星座图如图所示。在信道估计前能够有这样的星座图,说明系统的性能良好......”

9、以下这些语句存在多方面瑕疵,具体表现在:语法结构错误频现,标点符号运用失当,句子表达欠流畅,以及信息阐述不够周全,影响了整体的可读性和准确性——“.....该偏差可以通过信道估计纠正。赋讲删。㈧。Ⅲ⋯劂,癣髓≯多李幽髅≮冀翻。,防图解调后数据的星压图同时,在数字基带接收板上,可以完全译出数字基带发送板发送的数据,误码率低于,系统稳定工作,满足设计需求。下行链路的联调成功进步验证了多天线接收板上同步解调设计的正确性和可靠性。在后续研究中,将与北京邮电大学负责的上行链路东南大学负责的射频前端华中科技大学负责的网络层进行系统级联调,测试系统在各种信道噪声环境下的性能。电子科技大学硕士学位论文性能分析资源占用下行链路的多天线接收板上主要有两块芯片,分别完成同步和解调。的芯片特性资源介绍可参见。般而言,设计不能占用所有的硬件资源,必须留定余量。同步部分的资源占用情况如表所示。表同步的资源占用情况名称使用数量总数量占用百分比逻辑片寄存器输入查找表输入输出端口乘法器全局时钟解调部分的资源占用情况如表所示......”

下一篇
温馨提示:手指轻点页面,可唤醒全屏阅读模式,左右滑动可以翻页。
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(1)
1 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(2)
2 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(3)
3 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(4)
4 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(5)
5 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(6)
6 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(7)
7 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(8)
8 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(9)
9 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(10)
10 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(11)
11 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(12)
12 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(13)
13 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(14)
14 页 / 共 149
B3G系统关键技术的FPGA设计与实现同步、OFDM解调.doc预览图(15)
15 页 / 共 149
预览结束,还剩 134 页未读
阅读全文需用电脑访问
温馨提示 电脑下载 投诉举报

1、手机端页面文档仅支持阅读 15 页,超过 15 页的文档需使用电脑才能全文阅读。

2、下载的内容跟在线预览是一致的,下载后除PDF外均可任意编辑、修改。

3、所有文档均不包含其他附件,文中所提的附件、附录,在线看不到的下载也不会有。

1、该文档不包含其他附件(如表格、图纸),本站只保证下载后内容跟在线阅读一样,不确保内容完整性,请务必认真阅读。

2、有的文档阅读时显示本站(www.woc88.com)水印的,下载后是没有本站水印的(仅在线阅读显示),请放心下载。

3、除PDF格式下载后需转换成word才能编辑,其他下载后均可以随意编辑、修改、打印。

4、有的标题标有”最新”、多篇,实质内容并不相符,下载内容以在线阅读为准,请认真阅读全文再下载。

5、该文档为会员上传,下载所得收益全部归上传者所有,若您对文档版权有异议,可联系客服认领,既往收入全部归您。

  • 文档助手
    精品 绿卡 DOC PPT RAR
换一批
B3G系统关键技术的FPGA设计与实现同步、OFDM解调(最终版)
帮帮文库
页面跳转中,请稍等....
帮帮文库

搜索

客服

足迹

下载文档