1、“.....即为完整的宽频带电路。测得输入信号的周期信号被送往图锁相环路分频器，去控制的输出振荡频率。该宽频带电路的捕获范围最高频率，最低频率，为分频器的最大取值。本设计中。所以锁相环的频率捕获范围理论值为。对应于输入码流的速率为。当和时的仿真结果如图。图时的仿真波形图时的仿真波形根据仿真结果，可实现稳定锁相的最低频率为，略高于理论值可实现的最高锁相频率为。捕获时间个周期。结语在般的数字锁相环设计中，捕获时间和捕获带宽这两项关键的性能指标是相互矛盾的，其中任何项指标的提高都会牺牲另项指标为代价。本文所介绍的宽频带范围数字锁相环采用较为简单的完成实现了捕获时间小而捕获带宽又相当宽的全数字锁相环，解决了捕获时间和捕获带宽指标相互矛盾的问题。其中捕获带宽指标可以通过提高工作时钟的频率以及锁相环中的计数器的计数容量来进步扩展。由于该数字锁相环可直接用于同步串行通信中二进制码流的同步时钟的恢复......”。

2、“.....同时该设计是基于的模块化设计，便于其他数字系统设计的移植和集成，在其他数字应用系统特别是在基于的通信电路中有着重要的意义。参考文献,,胡华春,石玉数字锁相环原理与应用上海科学技术出版社,方建邦,董献忱,王天玺锁相环原理及其应用人民邮电出版社,潘松黄继业抖动之间的矛盾，理想的情况是当数字锁相环处于失步状态时，降低计数器的设置，反之加大其设置。实现的前提是检测锁相环的工作状态。工作状态检测电路图为锁相环状态检测电路，由触发器与单稳态振荡器构成，为输入的参考时钟，为锁相环振荡器输出的时钟移相。对的抽样送入单稳态振荡器。在锁定状态如图，与具有稳定的相位关系，对抽样应全部为或，这样不会激发振荡器振荡，从而将输出低电平而失锁状态时如图，与出现相位之间的滑动，抽样时就不会出现长时间的或，单稳态振荡器振荡，使输出高电平。锁相环的锁定状态保持时间的认定......”。

3、“.....在设计中，要采用片外元件来进行单稳定时，是很麻烦的，而且也不利于集成和代码移植。单稳态振荡器的实现也可以在内实现，利用计数器的方法可以设计全数字化的上升下降沿双向触发的可重触发单稳态振荡器。智能锁相环的设计智能全数字锁相环的设计如图所示。锁相环与接口电路，由寄存器来完成。对于寄存器内容分为两部分锁相环的工作状态只读，计数器的参数值读写。可以通过外部总线读写寄存器的内容。图智能全数字锁相环框图根据锁相环状态就可以对锁相环计数器进行最优设置。实际测试时设置初始值为，此时锁相环的捕捉带较大，在很短时间内就可以达到锁定状态，变为低电平。检测到此信号后自动将值加，如仍然为低电平，会继续增加值直到锁相环失锁，记住其最佳设置值。设置为初始值，锁定后，设置到最佳值，这样锁相会快速进入最佳的锁定状态。关于的选择有三种方案片内实现。片上系统的发展使其成为可能。与片外系统共用......”。

4、“.....而大部分通信系统都有嵌入式。单独采用个廉价单片机如,不仅可用于智能锁相环的控制，还可控制外部实现的初始装载，机多用，经济实惠。可以视具体情况而定。结论智能全数字锁相环，在单片中就可以实现，借助锁相环状态监测电路，通过可以缩短锁相环锁定时间，并逐渐改进其输出频率的抖动特性。解决了锁定时间与相位抖动之间的矛盾，对信息的传输质量都有很大的提高。此锁相环已用于我校研发的数字通信产品中。技术与清华大学出版社,单长虹,孟宪元,基于的全数字锁相环路的设计电子技术应用，智能全数字锁相环的设计日期来源中国电子网作者中国矿业大学郑红党字体大中小摘要在片内实现全数字锁相环用途极广。本文在集成数字锁相环的基础上进行改进，设计了锁相状态检测电路，配合对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量......”。

5、“.....随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到个芯片上去。在基于的通信电路中，可以把全数字锁相环路作为个功能模块嵌入中，构成片内锁相环。锁相环是个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。所谓全数字锁相环路就是环路部件全部数字化，采用数字鉴相器数字环路滤波器数控振荡器构成的锁相环路，其组成框图见图示。当锁相环中的鉴相器与数控振荡器选定后，锁相环的性能很大程度依赖于数字环路滤波器的参数设置。计数器的参数设置中的环路滤波器采用了计数器。其功能就是对相位误差序列计数即滤波，并输出相应的进位脉冲或是借位脉冲，来调整数控振荡器输出信号的相位或频率，从而实现相位控制和锁定......”。

6、“.....模值是的次幂。在锁相环路同步的状态下，鉴相器既没有超前脉冲也没有滞后脉冲输出，所以计数器通常是没有输出的这就大大减少了由噪声引起的对锁相环路的误控作用。也就是说，计数器作为滤波器，有效地滤除了噪声对环路的干扰作用。显然，设计中适当选取值是很重要的。值取得大，对抑止噪声有利因为值大，计数器对少量的噪声干扰不可能计满，所以不会有进位或借位脉冲输出，但这样捕捉带变小，而且加大了环路进入锁定状态的时间。反之，值取得小，可以加速环路的入锁，但计数器会频繁地产生进位或借位脉冲，从而导致了相位抖动，相应地对噪声的抑制能力也随之降低。为了平衡锁定时间与相锁相环的设计及基于的实现日期来源电子产品世界作者西安工程大学李晓东字体大中小摘要本文简要介绍了在中实现全数字锁相环的原理与方法......”。

7、“.....关键词数字环路滤波器时钟恢复宽频带引言数字锁相环技术在数字通信无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的相比，具有精度高不受温度和电压影响环路带宽和中心频率编程可调易于构建高阶锁相环等优点。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到个芯片上去。在基于的通信电路中，可以把全数字锁相环路作为个功能模块嵌入中，构成片内锁相环。般同步串行口通信方式的同步串行口之间的数据传输除了数据线外还必须有专门的同步时钟线，这种连接方式不但需要增加条线路，同步性能受环境的影响还较大。利用数字锁相环可以从串行位流数据中恢复出接收位同步时钟。这样，串行口之间只用根数据线就可以接收同步串行数据，简化了串行口的接口关系......”。

8、“.....结构及工作原理全数字锁相环路的基本结构如图所示。主要由鉴相器数字环路滤波器脉冲加减电路数控振荡器和分频器可控变模四部分构成。脉冲加减电路的时钟分别为,为环路中心频率。是种相位反馈控制系统。它根据输入信号与本地恢复时钟之间的相位误差超前还是滞后信号送入数字环路滤波器中对相位误差信号进行平滑滤波，并生成控制动作的控制信号，根据控制信号给出的指令，调节内部高速振荡器的震荡频率，通过连续不断的反馈调节，使其输出时钟的相位跟踪输入数据的相位。图全数字锁相环基本结构环路模块具体功能及其电路实现数字鉴相器的设计常用的鉴相器有两种，异或门鉴相器和边沿控制鉴相器。与般的设计不同，位同步的需要排除位流数据输入连续几位码值保持不变的不利影响。本文采用改进型异或门鉴相器，它输出个信号的振荡频率为。数控振荡器可由个可逆计数器实现。分频器的设计分频器则是个简单的除计数器......”。

9、“.....得到整个环路的输出信号。同时，因为，因此通过改变分频值可以得到不同的环路中心频率。另外，模值的大小决定了的鉴相灵敏度为。环路实现本设计在公司开发软件平台上，利用语言运用自顶向下的系统设计方法，在最新芯片上设计全数字锁相环。将锁相环路设计完毕后，并通过集成环境进行仿真综合验证，设计结果如图。图改进型异或门鉴相器原理图其中，可逆计数器为环路滤波器，预设初值为，加法进位模值为，减法进位模值为。可逆计数器为数控振荡器，其预置值为，其输出即为锁相环路分频器的模值，输出值大小随着控制脉冲信号的数目有关。在本设计中，则。加法计数器为模值受控的锁相环路分频器。值得注意的是锁相环路分频器的进位输出不可直接作为分频输出，因为在仿真过程中发现随着频率的升高，容易产生冒险毛刺，影响锁相环的稳定性。因此外加输入或非门作为分频器输出判决。在图仿真结果中......”。