1、“.....从电子电子到电子设计自动化设计的自动化程序越来越高，设计的复杂性也越来越高。在基于技术的设计中，由两种基本的设计思路，种是自底向上的设计思路，种是自顶向下的设计思路。下面分别进行介绍。自底向上的设计方法自底向上的设计即是种传统的设计思路。这种设计方式般是设计者选择标准的集成电路，或者将各种基本单元，如各种门电路以及像加法器计数器等模块做成基本单元库，调用这些基本单元，逐级向上组合，直到设计出满足自己需要的系统为止。这样的设计方法就如同砖瓦建造金字塔，不仅效率低成本高而且容易出错。设计输入综合布局布线时序分析仿真编程和配置工程更改管理时序逼近调试包括基于块的设计系统级设计和软件开发自顶向下的设计方法自顶向下的设计即设计是从系统级开始，把系统划分为基本单元，然后再把每个基本单元划分为下层次的基本单元，直这样做下去......”。

2、“.....图为自顶向下的示意图，以树形的形式绘出。图设计思想般来说，划分模块是设计过程中个非常重要的步骤。模块划分的好坏会直接影响到最终的电路设计，因此设计人员在这步因该花费定的时间，从而保证模块划分的最优化。准确的划分完功能模块并确定相应的逻辑功能后，设计人员就可以编写各个模块的语言程序，从而可以完成整个数字系统设计的语言描述。目前，设计更为人们所接受，也为更多的工具所支持，这是由于这种设计思想更符合人们逻辑思维的习惯，也容易使设计者对复杂的系统进行合理的划分与不断的优化。而设计往往使设计者关注了细节，却对整个的系统缺乏规划，当设计出现问题时，如果要修改的话，就会很麻烦，甚至前功尽弃，不得不从头再来。因此，本课题将通过自顶而下的方法来进行设计数字频率计这个课题，设计从数字系统的顶层模块设计入手，然后再描述系统的各个底层模块，从而完成整个数字频率计的设计......”。

3、“.....使其实现所需硬件的结构，也就是通常我们所说的硬件软做。软件的编制采用了自顶向下的设计方法，主要包括模块模块模块模块模块模块模块模块系统级设计模块模块顶层文件和各底层文件模块的设计。在编写程序的时候，需要注意的是，用语言编写的程序的流程图与普通的流程图不同，该语言编写的程序流程图中的各个进程是并行的，程序中的各个进程间是并行处理的。本程序设计的流程结构图如图所示。设计从系统级开始，也就是从顶层文件开始，将整个系统划分为五个子模块控制模块基准时间产生模块信号选择模块计数模块以及显示模块，然后对这些子模块再进步划分。其中是系统顶层文件模块，各个底层子模块通过元件的例化连接成个完整的设计实体。下面就逐个介绍下每个模块的实现。图设计流程图触发器模块在第章内部功能模块设计中使用了个异步清零上升沿触发的触发器实现多周期的同步，其模块如图所示......”。

4、“.....是输入端。当该信号发生变化时，触发器作好准备等待被测时钟信号上升沿的到来，从而控制输出结果。顶层文件底层文件底层文件底层文件底层文件底层文件底层文件底层文件为被测时钟信号，是输入端。它和预置闸门信号同控制触发器的输出。为清零信号，低电平有效。为触发器的输出。它连接着计数器的使能信号从而实现对计数器的控制。触发器模块运行仿真结果如图图触发器仿真图由单片机发出预置门控信号和清零信号，低电平清零，和分别是标准信号和被测信号，为计数器开启信号。当预置闸门信号到来时由低电平变为高电平触发器作好准备此时输出没有变化计数器并不开始工作，当被测时钟信号的上升沿到来时触发器输出高电平，而由它控制的计数器才真正开始计数当预置闸门信号关闭时由高电平变为低电平触发器作好准备此时输出没有变化计数器并不停止工作......”。

5、“.....由它控制的计数器次停止计数。这样就完成了次计数，实现了触发器对计数器的控制。位高速计数器模块位高速计数器模块是本系统的核心模块，本系统的主要工作都是由它来完成的。在定的预置时间内有两个计数器分别对被测信号和时基信号进行计数，从而取得计数值，然后进行定的运算来得到被测信号的频率。其模块如图所示图位计数器模块图从图中可以看出，该模块有个输入信号和个输出信号是计数使能信号，高电平有效。只有当为高电平时才允许计数器计数，它由上个模块触发器的输出端控制，即由实际闸门控制计数器计数。是计数器清零信号，低电平有效。它由单片机发出，使计数器内部存储的计数值清零，从而开始新的计数。是被测频率信号或标准脉冲信号，为输入端。其中被测信号是经过外部电路整形放大后的方波信号。标准的时基信号是来自于标准信号源的输出。在测量时，标准脉冲信号与被测频率信号同时被计数模块进行计数，然后......”。

6、“.....得出被测信号的频率。是位计数结果输出端，负责输出计数结果。计数模块的运行仿真结果如图所示图位计数器仿真结果两个位计数器的程序是相同的，只不过是名称有所区别。在此，高速计数器的仿真就以对标准时钟信号计数为例来说明。如图，当预置闸门信号到来时由低电平变为高电平触发器作好准备此时输出没有变化计数器并不开始工作，当标准时钟信号的上升沿到来时触发器输出高电平，而由它控制的计数器才真正开始计数当预置闸门信号关闭时由高电平变为低电平触发器作好准备此时输出没有变化计数器并不停止工作，当标准时钟信号的上升沿到来时触发器输出低电平，由它控制的计数器次停止计数。这样就完成了次计数，实现了触发器对计数器的控制。根据要求，可设置的周期为即标准信号频率为，的周期为即被测信号频率为。变成高电平时允许计数器计数，开启延迟。当变成低电平时，禁止计数器计数，关闭延迟。高速计数器可以运行在......”。

7、“.....而是在单片机的控制下交替着将两个读数送入，这就要求设计个选择器模块来实现这功能。两个计数值在单片机控制信号的控制下分别从输出到并串转换接口中。其模块如图所示图二选选择器模块图从图中可以看出该模块有个输入信号和个输出信号是选择脉冲信号，为输入端。它是与单片机相连的，由单片机给出。当它为高电平时输出的值，当它为低电平时输出的值。是被测频率的计数值，为输入端。是标准频率的计数值，为输入端。是选择器的输出端，在单片机控制信号的控制下交替输出和的计数值。选择器模块运行仿真结果如图所示图选择器模块运行仿真结果以上三个部分组成了整个系统的测量部分，编写的测量部分是系统的核心部分，其结构如图所示。此电路完成的功能是在被测信号整数倍周期内对标准信号的脉冲进行计数。电路具有反应速度快的特点......”。

8、“.....测量精度亦可方便调整。为原理的清晰起见，各模块的逻辑功能描述见附录。图系统测量部分方案图并串转换接口模块由于测频系统的控制和计算部分是在单片机内完成的，所以部分和单片机部分要有信号的传递，这就要求和单片机的接口要匹配。测量出数据后需要将数据传入单片机进行计算。中的数据是并行的，这与单片机接口的串行输入并不匹配，这就要求在中设计并串转换接口。其模块如图所示从图中可以看出该模块有个输入信号个输出信号是数据输入信号，它接的是选择模块的输出，是并行数据，不能直接输入到单片机。图并串转换接口模块图是清零信号，它由单片机发出。是标准时钟频率，是受单片机控制的。每个时钟信号的技术含量和附加值对于提高产品的集成度可靠性是非常有意义的。随着电子科学技术的发展，电子设计自动化也在向前飞速的发展着，各个公司每天都在进行着可编程逻辑控制器件的研发......”。

9、“.....新的测量方法也在不断的涌现。因此，将新的测量方法和新出现的技术应用到实际当中就成为我们下步工作的重点。由于本人的能力与时间有限，本系统还存在不完善的地方，需要做进步的改进。例如，本系统的数据处理部分是由单片机来完成的，它占用了定的体积，虽然集成化程度有定的提高，但相对来说，仍然有提高的空间。将来随着可编程逻辑控制器件功能的强大，以及新型的电路结构的发展，该系统完全能够由片芯片独立的来实现，这样就将会使系统集成化程度进步得到提高。另外，如果将来加入更好的算法的话，精度也可以进步的提高。纵观微电子技术的发展，每种算法的提出都会引起场技术的变革。提出种新的电路结构可以带动系列的应用，而提出种新的算法可以带动个新的领域，因此算法也是今后系统芯片领域研究的重点之。总之，随着科学技术的进步发展，语言和技术将会在电子设计自动化领域得到广泛的应用......”。