1、“.....如下图。图软件环境下的三种调制方式的框图三种调制方式的性能比较如下图三种调制方式的功率谱密度图三种调制方式的误码率由上图可得，信号比有更高的频谱利用率，并且有更高的抗噪声性能。和二者相比，信号的频谱最高，同时，它的误码率却是最差的。因为，此刻信号的，此时，会使基带波形中引入严重的码间干扰，从而降低性能。取不同值时，各种的性能分析图环境下，，，的系统框图图，，的误码率比较图，，的功率谱密度比较图，与的误码率比较由上面的仿真试验，我们发现在恒参信道，加性高斯白噪声条件下，测得的相干解调误比特率曲线如图所示。由图可以看出，当时，的性能与差不多，仅比下降点点。由于，移动通信系统是快速瑞利衰减信道，因此误比特性能要比理想信道下的误比特性能下降很多。所以，我们可以认为，时的调制方法更为可行......”。

2、“.....整个系统分为四大模块，分别是顶层模块差分模块路加权模块载波调制相加模块。差分模块由于输出的数据序列是由，序列组成的二进制数据序列。调制之前，需要先进行差分编码，然后将归零信号转化为不归零序列，调制是由最小频移键控衍生出的种调制方式，它们均为连续相位移频键控调制方式。调制就是将信号的相位更好地平滑，使其频率谱宽度进步缩小，从而减小导致上升的符号间干扰。差分编码，又称增量编码，是以序列式资料之间的差异储存或传送资料的方式相对于储存传送完整档案的方式。在需要档案改变历史的情况下的差分编码有时又称为差分压缩。差异储存在称为或的不连续档案中。由于改变通常很小平均占全部大小的，差分编码能大幅减少资料的重复。连串独特的档案在空间上要比未编码的相等档案有效率多了。在输入完程序之后，按照步骤进行编译，发现运行出现，经检查是出错......”。

3、“.....若为真则选择冒号前面的，结果，无论该语句是真还是假都不能实现功能，查阅资料后只需要把改为就可以实现其判断功能。在差分编码中，最重要的部分就是把路信号进行差分，在该设计中用到的是，和，语句但是在编译完成之后没有看到理想中的两路信号，设计的本意是将的低位赋值给高位，然后高位存进来的基带信号，将的低位赋值给高位，然后高位存进来的。经分析发现，在信号的高低电平中，把高位看成了低位，于是将，和，中的改为，即，和修改完后编译成功。加权模块加权主要是将路输入信号分别乘以加载的正弦和余弦信号以及正交载波分量和，该模块中主要用到的是累加器和。在运算器中，累加器是专门存放算术或逻辑运算的个操作数和运算结果的寄存器。能进行加减读出移位循环移位和求补等操作。是运算器的主要部分。在中央处理器中，累加器是种暂存器，它用来储存计算所产生的中间结果。如果没有像累加器这样的暂存器，那么在每次计算加法......”。

4、“.....移位等等后就必须要把结果写回到内存，然后再读回来。然而存取主内存的速度是比从数学逻辑单元到有直接路径的累加器存取更慢。在汇编语言程序中，累加器是个非常重要的寄存器，但在程序中用它来保存临时数据时，最好将其转存到其它寄存器或内存单元中，以防止在其它指令的执行过程中使其中的数据被修改，从而得到不正确的结果，为程序的调试带来不必要的麻烦。在实现累加的时候用到了，语句，当编译时，没有能实现累加的功能，进入都了死循环，跟同学讨论和查阅资料，原来是没有把最高位清零，语句本来的意思的频率字累加，当最高位为的时候就致，为下次累加做准备，应当把原来语句改为，就可以了。在该模块中还用到了，因为要产生正弦和余弦信号，用来生成比较简单，在产生的路正弦信号当中包括的等间距的点，如果我取来产生正弦信号，工作量比较大，为了合适，我在其中等间距的抽取个点来产生信号......”。

5、“.....突然间想到在点当中取的是个点，可能存在定的问题，个点需要位，我按照般的原则取的是这位，在询问老师之后才了解，因为在中我们经常使用的是位，为了实现累加进位的方便，我取高位，把改为，再次观察波形就比较正常，最后再把等到的采样信号输出，此时用到了最简单的语句和，根据信号的高低位判断，为的时候不做变化，为的时候翻转信号。输入程序后编译成功。载波调制相加模块设计本来就是对输入信号的调制，载波调制相加模块主要是将原始信号差分出去的路信号经过加权后相加到起，组成个新的信号。在经过信号加权之后，这里就用到了核文件以及乘法器。刚开始，对题目没有分析清楚，在编写该模块时遇到了困难，经过查找资料和问老师，知道要用宏模块。建立宏模块需要定制元件。在该设计中，元件只要选择和乘法器，在之前的实验和实训中我都没有用到过元件，所以现在用起来还比较难，创建各种查找表，从而简化电路设计......”。

6、“.....真正意义上的应具有掉电后信息不丢失的特性，因此利用实现的只能认为器件处于用户状态时具备的功能，在建立的时候，选择比特那里，因为之前没有用到过就选择了，为了精确和保险起见，查阅了资料才知道，对于是要选择，而乘法器是要选择。再相对应的选择和文件。按照资料上的步骤建好了宏模块，再编译就成功了。顶层模块传统的电子设计技术通常是自底向上的，即首先确定构成系统的最底层的电路模块或元件的结构和功能，然后根据主系统的功能要求，将它们组合成更大的功能模块，使它们的结构和功能满足高层系统的要求。在设计应用中，自顶向下的设计方法，就是在整个设计流程中各级设计环节逐步求精的过程。在该的设计，是种自顶向下的设计方法。所以必须有个顶层模块来把各个模块联系起来，用到了最基本的例化语句，元件例化语句由两部分组成，第部分是将个现成的设计实体定义为个元件......”。

7、“.....这部分可以称为是元件定义语句，相当于对个现成的设计实体进行封装，使其只留出对外的接口界面。第二部分则是此元件与当前设计实体中元件间及端口的连接说明。该模块就是把差分模块加权模块载波调制相加模块进行个整合。因为在其他的个模块中都有自己的输入输出口，定义自己的信号，在使用时钟方面也有比较特殊的讲究，因为是在个大环境下，所用时钟就要统，根据时钟再转换成频率字，按照递进关系差分加权调制相加分别做好各自的模块信息，三个模块都起编译成功之后，实例化三个模块，使其成为顶层模块的个元件，在顶层模块中也用到了累加器，主要是产生和信号，因为用到的是的输入信号，我就按照常理，取累加为，累加为，在编写好程序之后编译，发现不成功，显示是个例化的模块不能成为顶层的元件，在查阅实例化的相关资料才知道，在引用实例化的时候要把模块的输入输出都写清楚，不然的话找不到相应的语句来实现......”。

8、“.....通过了。再仿真波形，发现波形不对，相位挪位了，回头检查用来生成和信号的语句，语句是没有错，经过跟同学分析发现，累加器的累加次数不对，生成的时候，我们应该累加次就可以，多加的次就把信号相位偏移了，修改相关数据之后，编译通过。在般的设计当中，设计层次比较多，在实现的过程中比较麻烦，主要是输入输出口比较多，之前总是因为不匹配而没有成功，所以我们要用到电路图，是在各个模块都成功的情况下，首先各自生成模块图，利用自带的软件把模块都连接起来，在画了电路图之后就好多了，电路图反应了多模块的连接形式。最终能够实现功能。硬件调试对于的内部逻辑测试是应用设计可靠性的重要保证。由于设计的复杂性，内部逻辑测试面临越来越多的问题。设计者通常不可能考虑周全，这就需要在设计时加入用于测试的部分逻辑，即进行可测性设计在设计完成后用来测试关键逻辑。在差分和加权模块中都用到了逻辑器件......”。

9、“.....只有通过测试的才能保证底层的准确。该设计的最后输出是波形，最原始的是用示波器来显示，主要是将生成的数字信号通过模块转化成模拟信号，硬件的调试是在软件调试的基础之上来进行的，因为所用的开发板上面没有模块，无法用示波器来显示，所以改用逻辑分析仪采集数据来显示。我用的是Ⅱ软件编的程序，所以用公司的开发板。用到了Ⅱ中Ⅱ。连接好开发板自后，下载程序到板子，各项模块编译成功，打开Ⅱ编辑当计数到的时候，保持计数位不变，至，产生复位信号，标志位计数到的时候产生的时钟，计数到的时候产生的时钟，翻转时钟翻转时钟，随机的取得值产生差分编码模块，的时钟，的时钟，复位信号，基带信号，差分编码输出到模块差分编码输出到模块，的时钟，复位信号，从模块来的差分编码信号，从模块来的差分编码信号，输出的正弦信号输出的余弦信号，的时钟，从模块来的余弦信号，从模块来的正弦信号，......”。