帮帮文库

返回

(基于verilog数字秒表的设计实现)(最终版) (基于verilog数字秒表的设计实现)(最终版)

格式:word 上传:2022-06-25 13:34:10

《(基于verilog数字秒表的设计实现)(最终版)》修改意见稿

1、“.....得到的时钟信号启动暂停的切换标志按键输入缓存,按键消抖设置在内,扫描的次方,可以检测到次高电平秒信号产生部分,产生的时钟信号数码管动态扫描显示部分时序逻辑由于有个数码管,则在秒内扫描的次方,显示显示显示显示显示显示显示显示显示显示计时处理部分计时处理判断是否复位键,显示显示显示显示显示显示显示显示显示显示数码管动态扫描显示原理数码管动态扫描显示表,如表所示。表数码管动态扫描显示表六位数码管由于数码管显示共有位,计数寄存器共有位,则判断计数寄存器的第位的上升沿即可。则在每内判断数码管显示判断次。每判断次,确定次只七位数码管为说明计数暂停,为说明计数开始是输入信号端,按键未按下时,为,按下后为,判断为,则说明......”

2、“.....控制按键可使秒表计时器清零。百秒位,十秒位,秒位是十进制计数,十秒位,分位,十分位是进制计数。实验设计原理图实验设计原理图,如图所示。图实验设计原理图实验设计有三个输入位,为手动输入端,为启动暂停控制键,是复位控制键。是时钟输入端。输出分为为数码管的位选,实验中共有只数码管,则可以选择位的位选。是数码管的段选,将每位的数字进行显示。心得体会在将近两周的学习时间内,大致了解了利用硬件描述语言来编写简单的程序代码。并对所编写的程序结合开发板得以实现,对所编写的程序进行仿真得到了理论值,结合开发板得到了实际结果。在学习的过程中,要了解种新语言,要了解这种语言的语法结构,书写格式,特殊语句实现的操作等。在老师的指导下......”

3、“.....学到了很多的知识,也看到了软件的强大的功能。在整个的学习过程中,有过疑问,在编写中出现了很多的,但经过想老师请教,与同学讨论,都得以解决。本实验使用语言编写秒表计时器的程序,实验中将程序分为四个模块,按键输入缓存,按键消抖模块,分频产生的时钟信号模块,数码管动态扫描显示驱动模块,计时处理部模块。按照模块的划分对程序进行编写,经四个模块连通起来实现秒表计时的功能。希望有机会做到更多有趣的实验,显示数字。由于在内六只数码管会发生数值上的变化,共有只数码管,所以只需要判断次就能确定秒表计时器秒内的变化。将显示的值赋给显示数据寄存器,再判断的值,来确定每只数码管显示的数值......”

4、“.....如图所示。图计时器处理流程框图判断复位键用为启动暂停的切换标志,判断是否为个显示输出数据,分别为百分之秒十分之秒秒十秒分十分,所以共有个计数器与之相对应个计数器的输出全都为码输出,这样便与同显示译码器连接。利用块芯片完成除时钟源,按键和显示器之外的所有数字电路功能。所有数字逻辑功能都在器件上用语言实现。这样设计具有体积小,设计周期短,调试方便,故障率地和修改升级容易等特点。本设计采用依次采用以下设计方法按键输入缓存,键盘消抖设计分频产生秒信号,产生的时钟信号设计数码管动态扫描显示设计译码器显示译码设计流水线式计数方法设计。设计原理框图秒表计时器设计原理框图,如图所示。图秒表计时器设计原理框图根据设计原理框图......”

5、“.....可以将语言设计的秒表计时程序分为四大模块按键输入缓存,按键消抖模块分频产生的时钟信号模块数码管动态扫描显示驱动模块计时处理部模块。软件设计按键输入缓存,按键消抖模块常在按键较少时可用硬件方法消除抖动,般采用触发器作为常用的消抖电路,如果按键较多时,常用软件消除抖动。在的设计应用中,软件消抖的方法即可使用触发器进行消抖,也可通过检测按键按下的时间进行消抖。按键输入缓存,按键消抖程序键盘消抖工作原理设置输入信号,设置个模值为的控制计数器,判断数寄存器的第位的上升沿,检测到为高电平。由于计数寄存器的位数为位。则说明在内可以检测到次高电平。在人工按键时,为,如连续次检测到高电平则直为。次以上检测到高电平依旧为,也直输出高电平......”

6、“.....抖动期间的高电平持续时间不足以输出高电平。如没有连续次以上检测到高电平,则为。再判断的上升沿按键按下为下降沿,弹起为上升沿,每当出现次上升沿按键按下并弹起,将取反次设置的初值为。分频产生的时钟信号模块分频产生的时钟信号程序分频原理图,如图所示。图分频原理图分频原理由于开发板的输入频率为的时钟信号,说明产生个时钟信号。每个时钟信号持续的时间为,由于秒表计时器的最小单位为,所以要将的时钟信号进行分频,得到的时钟信号,即......”

7、“.....数字电路系统的设计这里用这种语言可以从上层倒下层逐层描述自设计思想用系列分层的模块来表示极其复杂的数字系统,然后用工具逐层验证,把其中需要为具体物理电路的模块组合由自动综合工具转换到门级电路网表。是种硬件描述语言,用于从算法级门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。使用进行系统设计时采用的是从顶至下的设计,自顶向下的设计是从系统机开始巴西同划分为若干个基本单元,然后再把每个单元划分为下层的基本单元,这样下去直到可以直接用元件库中的基本元件来实现为止......”

8、“.....显示的最长时间为分秒数字秒表的计时精度是显示工作方式六位七段数码管显示读数,两个按钮开关个按钮使秒表复位,另个按钮控制秒表的启动暂停。设计原理秒表的逻辑结构较简单,它主要由四进制计数器十六进制计数器分频器数据选择器和显示译码器等组成。在整个秒表中最关键的是如何获得个精确的计时脉冲,除此之外,整个秒表还需有个启动信号和个清零信号,以便秒表能随意停止启动以及清零复位。秒表有共有个输出显示,其中丰富自己,让自己学到更多的知识。参考文献陈耀省秒表设计大彬哥基于的数字计时器的设计附件,输入信号,输入频率为的时钟,数码管位选,数码管段选译码器使能,定义显示数据寄存器定义计数寄存器定义现在时刻寄存器的时钟信号分频......”

9、“.....按键消抖设置在内,扫描的次方,可以检测到次高电平秒信号产生部分,产生的时钟信号数码管动态扫描显示部分时序逻辑为说明计数暂停,为说明计数开始是输入信号端,按键未按下时,为,按下后为,判断为,则说明,在程序暂停的情况下,控制按键可使秒表计时器清零。百秒位,十秒位,秒位是十进制计数,十秒位,分位,十分位是进制计数。实验设计原理图实验设计原理图,如图所示。图实验设计原理图实验设计有三个输入位,为手动输入端,为启动暂停控制键,是复位控制键。是时钟输入端。输出分为为数码管的位选,实验中共有只数码管,则可以选择位的位选。是数码管的段选,将每位的数字进行显示。心得体会在将近两周的学习时间内,大致了解了利用硬件描述语言来编写简单的程序代码......”

下一篇
温馨提示:手指轻点页面,可唤醒全屏阅读模式,左右滑动可以翻页。
基于verilog数字秒表的设计实现.docx预览图(1)
1 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(2)
2 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(3)
3 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(4)
4 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(5)
5 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(6)
6 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(7)
7 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(8)
8 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(9)
9 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(10)
10 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(11)
11 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(12)
12 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(13)
13 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(14)
14 页 / 共 15
基于verilog数字秒表的设计实现.docx预览图(15)
15 页 / 共 15
预览结束,喜欢就下载吧!
  • 内容预览结束,喜欢就下载吧!
温馨提示 电脑下载 投诉举报

1、手机端页面文档仅支持阅读 15 页,超过 15 页的文档需使用电脑才能全文阅读。

2、下载的内容跟在线预览是一致的,下载后除PDF外均可任意编辑、修改。

3、所有文档均不包含其他附件,文中所提的附件、附录,在线看不到的下载也不会有。

  • Hi,我是你的文档小助手!
    你可以按格式查找相似内容哟
DOC PPT RAR 精品 全部
小贴士:
  • 🔯 当前文档为word文档,建议你点击DOC查看当前文档的相似文档。
  • ⭐ 查询的内容是以当前文档的标题进行精准匹配找到的结果,如果你对结果不满意,可以在顶部的搜索输入框输入关健词进行。
帮帮文库
换一批

搜索

客服

足迹

下载文档