帮帮文库

doc CPU及容错电路设计技术研究--毕业论文 ㊣ 精品文档 值得下载

🔯 格式:DOC | ❒ 页数:54 页 | ⭐收藏:0人 | ✔ 可以修改 | @ 版权投诉 | ❤️ 我的浏览 | 上传时间:2022-06-24 19:47

《CPU及容错电路设计技术研究--毕业论文》修改意见稿

1、以下这些语句存在若干问题,包括语法错误、标点使用不当、语句不通畅及信息不完整——“.....存储器件如寄存器缓存可以采用三模冗余法和校验码保护法。三模冗余法基于多数投票原则,将所需的存储器复制成三份冗余拷贝后,如果份拷贝中的数据与其他两份中不同,则认为其发生了单粒子翻转,以两份致的冗余的结果为最终结果,即多数投票原则。校验码保护又主要包含奇偶校验和汉明码。其中奇偶校验只有发现的能力,而不能进行纠正。汉明码有纠正位的能力。而流水线的保护有特殊的方法,主要是将指令译码结果进行缓存冗余,将在后文中进行详细介绍。本文主要工作与结构安排本文主要针对处理器的寄存器模块进行了容错性加强,提升了处理器的整体容错能力。具体内容安排如下第章为绪论,介绍了本文的选题背景与研究意义。第章总体介绍了几种处理器软核和处理器的容错技术。第章对本文的设计目标处理器做了详细介绍,对的源代码进行了定程度的分析,并介绍了的验证平台和相关工具链。第章阐述了本文对所做的容错改进......”

2、以下这些语句存在多处问题,具体涉及到语法误用、标点符号运用不当、句子表达不流畅以及信息表述不全面——“.....流水线会冻结,直到所关心的信号互相匹配。这会消耗定的时间。此方案提供了对所有执行过的指令的保护,而不关心程序的循环与否。此方案没有恢复机制,旦检测到,需要浪费额外的时钟周期来补偿。寄存器堆的容错本部分是关于寄存器堆的容错设计方案。寄存器需要保存数据的时间较长,同时,控制核心又会高频率的读取寄存器中的内容。因此对寄存器的容错性保护非常重要。另方面,由于对寄存器的读写操作很频繁,寄存器的读写功耗也成为了个影响系统功耗的关键因素。第章及容错电路研究背景校验校验是在计算机系统网络通信领域是很常见的种容错机制。无论是数据传输还是数据存储,都有很好的容错效果。由奇偶校验发展而来,主要原理是校验数据中或出现的次数。奇偶校验在定长度的二进制数据中,可以在这此二进制数后面增加位,记录或出现的次数的奇偶。奇偶校验分为奇校验和偶校验两种,奇校验指增加校验位后......”

3、以下这些语句在语言表达上出现了多方面的问题,包括语法错误、标点符号使用不规范、句子结构不够流畅,以及内容阐述不够详尽和全面——“.....以器件可靠性研究为内容,本文选取当前在手持移动设备工业控制等领域应用日益广泛的嵌入式处理器为对象,研究通过局部的容错设计,以提高嵌入式处理器的抗软能力,并以此作为本文工作的课题。在开源处理器领域有两大主力,其是系列,另是系列。其中系列最新的容错版本是商业处理器,获得其使用权需要支付定的授权费用,而目前没有容错版本。因此对做容错性方面的改进就显得尤为重要。处理器容错技术简介及发展现状处理器容错技术目前主要分为硬件防错和逻辑纠错两种。硬件防错主要的方法是改进工艺结构,使得高能辐射不易穿透器件的保护层,或者是穿透保护层的辐射不易引起单粒子翻转。这种容错方式需要对整个工第章绪论艺流程进行重新设计,成本高昂此外,使用容错性工艺设计的处理器在性能上落后于标准工艺的处理器到代。而逻辑纠错的主要思路是使用校验和冗余,来纠正发生在器件中的单粒子翻转。研究发现......”

4、以下这些语句该文档存在较明显的语言表达瑕疵,包括语法错误、标点符号使用不规范,句子结构不够顺畅,以及信息传达不充分,需要综合性的修订与完善——“.....含有冗余机制的系统受到的软的影响会小得多。冗余般来说有三种空间冗余时间冗余和信息域冗余。空间冗余使用多个逻辑块,同时对数据作处理,再比对它们的输出结果。若结果不致,则说明有发生。三模冗余法是常见的个例子。如果只有两个单元参与处理,由于无法知道不匹配的两个输出中哪个才是正确的,只能被发现,而不能被更正。时间冗余是对同个计算项目在同个计算单元上面重复做计算来达到冗余的目的。信息冗余则是使用多余的校验位来对信息进行纠错。处理器控制逻辑中减少的方法相对于存储器,在指令流水线中,控制逻辑恢复个所花的时间长,逻辑也比较复杂。因此控制逻辑中的容错比储存设备中的容错更难以实现。典型的现代处理器对于指令的处理分成取指令译码执行内存访问回写五个阶段。指令被取指令操作后,译码生成控制信号,这个控制信号在整个流水线中和指令起传输。系统指令分成两类,类是静态指令,类是动态指令......”

5、以下这些语句存在多种问题,包括语法错误、不规范的标点符号使用、句子结构不够清晰流畅,以及信息传达不够完整详尽——“.....若比较结果为致,则系统正常运行若比较结果不致,则说明有发生,流水线将冻结以等待处理。与操作数无关的静态指令由于系统不可能对历史上所有指令的执行结果进行缓存,因此决定要被缓存的具体指令非常重要。由于位于循环中的指令会被反复执行,需要对位于循环中的指令做出识别。历史判定每个缓存项目都是个有限状态机,如图。当系统复位时,所有的缓存都被设置为无历史记录状态。当这个缓存位的地址被触发时,其状态改为个历史记录。本次译码的结果被缓存,用于在下次触发该地址时进行比对。当系统反复从个地址获取指令,该地址的状态不更新。仅当从个新的地址获取该指令时,将其对应状态改为个历史记录。图缓存项目是有限状态机第章及容错电路研究背景缓存组织结构缓存组织有两部分,部分是控制码缓存的地址,另部分是历史生成模块。缓存项在流水线的取指令阶段生成,因为此阶段时可以读取到指令的地址......”

6、以下这些语句存在多方面的问题亟需改进,具体而言:标点符号运用不当,句子结构条理性不足导致流畅度欠佳,存在语法误用情况,且在内容表述上缺乏完整性。——“.....输出缓存中的地址和历史状态机的状态。常用直接映射或全相连结构,基于和地址的缓存结构。在全相连结构中,常用的替换策略是先进先出和近期最不常用。比较而言,直接映射法比较简单全相连法可以活得最大的灵活性,对空间的利用率最高。具体的解决方案要根据实际使用情况下的负载来决定,可以使用等软件统计后,找出最佳方案。动态指令由于动态指令的不确定性,动态控制信号是最难保护的部分。保护方案是选择性的冗余。项对于工业处理器的嵌入式应用的研究表明,只有的控制位是真正动态的。这些信号不是从控制单元,而是从数据通路中的些通路比如分支或异常处理或外部信号陷阱或系统调用产生的。举例来说,个分支跳转信号可能与状态寄存器有关。对状态寄存器做冗余会产生两个值,比较这两个值就可以探测。流水线挂起与否由冗余比较器决定。外部信号被广播到两个冗余单元,在进入数据通路之前,需比较它们的致性。旦发生......”

7、以下这些语句存在标点错误、句法不清、语法失误和内容缺失等问题,需改进——“.....市场产品只有。总的来说,系列是款很成功的产品,欧空局公司公司以及著名的伽利略系统都使用了系列的芯片。年,针对存在的些问题,由欧空局出资,对进行了重新设计,使用指令集,总体功能与类似,把的集成在起,同时增加了对处理器缓存浮点处理器总线的支持,以及对更多实现工艺库的支持,命名为。在的发展过程中出现过几次大的结构变化,从版本开始,增加对的支持从版开始,内部总线使用从版开始,分为了个版本标准版和容错版年底的版标志着开发完毕。标准版遵从面的工作,而是在整个系统架构中统地进行设计。例如发生在缓存中时,要从系统层面控制缓存重新去内存中读取数据来解决。图提供的处理器路线图第章及容错电路研究背景模块的重置策略是非常重要的,因为重置所花的时间会直接影响到系统从中恢复的时间。在没有冗余的情况下,恢复时间越长,系统不可用的时间也越长。冗余也同样非常重要。显然冗余不会对的产生几率产生影响......”

8、以下文段存在较多缺陷,具体而言:语法误用情况较多,标点符号使用不规范,影响文本断句理解;句子结构与表达缺乏流畅性,阅读体验受影响——“.....控制信号随着处理器的状态改变的指令被称为动态指令。反之,则为静态指令。例如,寄存器写指令就是个静态指令,每次译码得出的操作数固定。而判断后跳转指令是动态指令,因为他与处理器的寄存器状态有关跳转是否有效取决于两个寄存器中的数据是否相等。静态指令又被分成两类,类是仅仅依赖指令本身,另类还与操作数有关。前者的个例子是的开启指令,后者的个例子是寄存器写指令,寄存器写指令要标明目标寄存器。这三种指令很难用种通用的方法做保护。可以用三种方法来对指令进行容错,分别针对以上三种指令。与操作数有关的静态指令对于与操作数相关的静态指令,保护的方案是对控制码进行缓存。流水线中的每级都需要做缓存处理,使用操作数来作为缓存的索引。第章及容错电路研究背景个特定的算法会将操作码映射为缓存中的地址,以此地址作为索引,可以取出以前该操作码的缓存......”

9、以下这些语句存在多方面瑕疵,具体表现在:语法结构错误频现,标点符号运用失当,句子表达欠流畅,以及信息阐述不够周全,影响了整体的可读性和准确性——“.....阐述了测试方法,列出了测试数据。第章为总结与展望。第章及容错电路研究背景第章及容错电路研究背景常用软核处理器系列处理器最早是在年由欧洲空间局研制的,目的是研制款在欧洲空间计划中使用的高可靠性处理器。主要包含代,和,它们都是由设计,指令集与相兼容。与兼容,与兼容。年,公司推出了与兼容的整数处理器和浮点处理器,运行速度。年或更早,欧洲空间局以上述两款产品为原型,设计了有应对单粒子翻转能力的模型,作为未来航天器的核心处理器,该项目的技术负责人正是。使用语言描述,结构上分为个部分指令单元浮点单元和储存控制器。位于法国南特的以模型和年成为的部分的整数处理器浮点处理器为基础,制造了芯片组,该芯片组包括和,分别对应模型的和。公司年合并了后,以为基础,制造了采用技术,把的个分离的部件集成在块芯片上,工作主频为,虽然结构组织上与模型有些差别,但般认为还是属于体系的......”

下一篇
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
1 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
2 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
3 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
4 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
5 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
6 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
7 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
8 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
9 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
10 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
11 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
12 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
13 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
14 页 / 共 54
CPU及容错电路设计技术研究--毕业论文
CPU及容错电路设计技术研究--毕业论文
15 页 / 共 54
温馨提示

1、该文档不包含其他附件(如表格、图纸),本站只保证下载后内容跟在线阅读一样,不确保内容完整性,请务必认真阅读。

2、有的文档阅读时显示本站(www.woc88.com)水印的,下载后是没有本站水印的(仅在线阅读显示),请放心下载。

3、除PDF格式下载后需转换成word才能编辑,其他下载后均可以随意编辑、修改、打印。

4、有的标题标有”最新”、多篇,实质内容并不相符,下载内容以在线阅读为准,请认真阅读全文再下载。

5、该文档为会员上传,下载所得收益全部归上传者所有,若您对文档版权有异议,可联系客服认领,既往收入全部归您。

  • 文档助手,定制查找
    精品 全部 DOC PPT RAR
换一批