析的基本原理的基本原理的主要实现方式基于的的设计方法本章小结第三章全速率电路设计本设计所采用的整体结构全速率设计常见的电路全速率设计全速率电路各模块设计仿真分析电荷泵设计常见的电荷泵电荷泵非理想因素及解决措施电荷泵整体电路的设计及优化仿真分析环形设计常见的电路环形设计仿真分析偏置电路系统前仿真本章小结第四章半速率电路设计本设计所采用的整体结构半速率设计半速率设计半速率电路各模块设计仿真分析电荷泵的设计电荷泵整体电路的设计及优化仿真分析万方数据正交二分频电路及判决电路设计输入输出缓冲电路设计输入缓冲输出缓冲系统前仿真本章小结第五章版图设计及仿真集成电路版图设计版图设计流程全速率版图设计与仿真系统中主要模块版图系统版图与后仿真半速率版图设计与仿真系统中主要模块版图系统版图与后仿真本章小结第六章总结与展望本论文所做的主要工作及研究成果对进步研究工作的建议参考文献附录攻读硕士学位期间撰写的论文附录攻读硕士学位期间参加的科研项目致谢万方数据南京邮电大学硕士研究生学位论文第章绪论第章绪论课题研究背景当今社会我们对信息的需求将式代入式可得式，式中的是较为简化的闭环传输函数，其中和为时间常数。结合上面深入的理论分析，设计阶时需要确定的环路参数包括分频器的分频系数电荷泵充放电电流环路滤波器参数，包括电阻，主电容和旁路电容压控振荡器的增益。的基本原理的基本原理时钟恢复数据恢复数据恢复出的数据恢复出的时钟图的功能框图时钟数据恢复电路，在串行传输和提升系统速率方面占据着举足轻重的地位。串行通信的收发电路负责将内部并行数据与外部串行数据进行转换。首先在发送端，利用复接器将多路低速并行数据合成路高速串行数据，然后这路高速串行数据通过传输介质进行传输，在介质中会造成幅度衰减并叠加外部噪声和干扰。在接收端，畸变的高速串行数据通过电路来恢复出时钟及数据，并提供给后级的分接器，分接器将高速串行数据转换成多路低速并行数据。因此，的作用就是从接收到的含有较大干扰和万方数据南京邮电大学硕士研究生学位论文第二章电路基本结构与原理分析抖动的数据中恢复出时钟信号，并通过恢复出的时钟对数据重新定时，恢复出波形规范的原数据信号。如图所示，时钟恢复，电路和数据恢复，电路是的主要构成模块。的主要实现方式的主要实现方式根据数据恢复时本地时钟与数据之间的相位关系及其实现方式的不同，主要分为三种前馈相位跟踪型，反馈相位跟踪型及盲过采样型。其中，前馈相位跟踪型根据时钟产生及同步方式的不同又可细分为四种，反馈相位跟踪型根据时钟产生及相位调整方式的不同又可细分为三种，具体分类见表。表的主要实现方式分类分类前馈相位跟踪型基于开环滤波器型基于窄带滤波器型，基于注入振荡器型基于门控振荡器型反馈相位跟踪型基于型基于型，基于组合型盲过采样型全盲型或半盲型因为本文研究的是连续速率技术，而目前连续速率数据传输时主要采用的是反馈相位跟踪型和盲过采样型，所以这里主要介绍四种类型基于型基于型基于组合型及盲过采样型。基于型结构图基于型结构框图图所示为基于型结构框图。的两个输入分别为数据和的输出，通过比较这两个输入信号的相位关系，产生个与两者相差成正比的脉冲信号，这个脉冲驱动后级的对电容进行充放电，以将相位误差转化为电流。将该电流转化为对万方数据南京邮电大学硕士研究生学位论文第二章电路基本结构与原理分析的控制电压，该控制电压调节的振荡频率，直到与输入数据同步，即达到锁定状态。基于的不需要外部提供参考时钟，通过改变的频率来改变相位的超前或滞后。这种结构较为简单，也方便在生产中单片集成，同时工作速度也比较高，但存在稳定性较差同步范围较小捕获时间长等缺点。基于的根据不同的衡量标准可以大致分为以下几类根据输入数据的速率与振荡频率间的关系，可将分为全速率型半速率型及型等根据鉴相模块的输出相差信号的函数类型，可以分为线性结构开关式结构，这两种结构互有优劣根据电路工作时是否需要参考时钟，可分为有参考时钟结构和无参考时钟结构。基于型结构，图基于型结构框图图所示为基于型结构框图。这种类型的需要外部提供参考时钟。我们可以调整可变压控时延线来调整输入参考时钟的时延，以此来实现相位的调整。这种结构的优点是不构成环路，所以整个环路具有与样的阶数，在稳定性和稳定速度上比型具有优势。由于改变只能对输入参考时钟进行有限的延迟，所以这种结构在面对接收器与输入伪随机数据之间较小的频差时，处理起来比较困难。基于型结构基于型可以分为两个类型，即型和型，其中型又可分为型和型。型的多相位时钟产生电路采用或实现，并从产生的多相时钟中选取对正交时钟进行插值操作，插值操作的结果充当恢复数据的时钟信号，这个时钟信号进行校准和跟踪相位。型的优势很多，诸如成本低结构相对简单共享时钟信号源及相位调整平滑等，但缺点是只有有限的跟踪频率变化能力，抖动性能比基于型差。型也采用或作为参考环路来作为多相位时钟产生电路，区别在于它选择具有不同离散相位的时钟来完成对数据相位的校准跟踪，但是离散的相移会产生较大的周期抖万方数据南京邮电大学硕士研究生学位论文第二章电路基本结构与原理分析动。控制电路相位插值相位选择延迟单元延迟单元延迟单元相参考时钟多相位时钟产生电路图基于型结构框图图所示为基于型结构框图，这种针对型和型各自的优缺点进行组合设计，以期取长补短。盲过采样型盲过采样型没有相位跟踪，基于盲过采样型结构如图所示。所谓过采样技术，首先使用个外部参考时钟来合成多相位时钟，然后对输入数据进行多次并行采样，最后根据些复杂的相位判决逻辑，从多次并行采样的数据中恢复出正确的时钟与数据。盲过采样技术的采样率般在个以上。图基于盲过采样型结构框图过采样技术优点是带宽大，捕获速度快，电路稳定，易于设计和单片集成，能满足些接收模块要求的快速同步。但是过采样技术在实际应用时需要高速复杂的算法去处理采样万方数据南京邮电大学硕士研究生学位论文第二章电路基本结构与原理分析出的大量数据，功耗和延时都很大。所以，盲过采样技术更适合用于数据速率较低的传输场合。与的比较高速低速图与的结构比较的设计比更为复杂，主要体现在两个方面电路中，跟踪的是低速参考时钟电路中，跟踪的是高速伪随机数据。电路中需要检测到数据的跳变，以此实现对伪随机数据的鉴相，但是伪随机数据中存在的长连或长连可能会导致振荡频率的漂移，因此在没有数据跳变的时候，应保证鉴相器不会产生相位比较信息。除此之外，电路在高速数据条件下，输出的相位误差的脉宽仅为几十到，增大了电荷泵的设计难度上述各方面组合在起，使得电路的设计变得很有挑战性。基于的的设计方法这里主要两种的设计方法线性和型。线性采用的是线性，故其设计的理论基础与节所述的周期参考信号设计基本相同，具体分析可以参照小节。这里重点说明在线性的设计中要考虑到些因素的影响输入数据转换密度带宽是由抖动传输抖动容限及抖动产生所共同确定的，带宽的选择般优先考虑抖动传输特性和抖动容限，抖动产生可以通过其它优化措施来尽可能减小环路稳定性相关的参数，即阻尼系数或相位裕量要取的比较大，以尽可能地抑制抖动峰值。万方数据单位代码密级硕士学位论文论文题目基于的连续速率时钟数据恢复电路的研究与设计马庆培陈德媛副教授张长春副教授电路与系统集成电路与系统工学硕士二零四年二月学号姓名导师学科专业研究方向申请学位类别论文提交日期万方数据，万方数据南京邮电大学学位论文原创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得南京邮电大学或其它教育机构的学位或证书而使用过的材料。与我同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。本人学位论文及涉及相关资料若有不实，愿意承担切相关的法律责任。南京邮电大学学位论文使用授权声明本人授权南京邮电大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档允许论文被查阅和借阅可以将学位论文的全部或部分内容编入有关数据库进行检索可以采用影印缩印或扫描等复制手段保存汇编本学位论文。本文电子文档的内容和纸质论文的内容相致。论文的公布包括刊登授权南京邮电大学研究生院办理。涉密学位论文在解密后适用本授权书。研究生签名日期研究生签名导师签名日期万方数据摘要串行通信技术是目前数据通信采用的主要方式，时钟数据恢复电路是其中的数据接收器的关键组成部分，其性能决定了接收器的总体性能。目前技术的个重要发展趋势是朝着适应有多速率或宽范围连续速率要求的场合发展，因此本文着重研究了基于锁相环的连续速率的设计，详细讨论了各种相关模块，如鉴频鉴相器多频带环形压控振荡器电荷泵等。采用工艺，设计了种全速率电路。其中的电路主要由全速率多频带环形等模块组成。其中，全速率鉴频鉴相功能良好，且结构简单，功耗和面积较低。多频带环形解决了高振荡频率和低增益之间的矛盾问题。采用自举基准和运放的减小了各种非理想因素的影响。仿真结果表明，电路工作正常，该电路能恢复之间的伪随机数据。版图尺寸，在电源电压下，输入伪随机速率时，功耗为，恢复出的数据和时钟的抖动峰峰值分别为和。采用工艺，设计了种半速率电路。该电路主要由半速率多频带环形并行判决电路等模块组成。其中，半速率主要由四个双边沿触发器组成，结构简单，功耗和面积相应降低。采用增益自举共源共栅放大器和互补开关电路结构，减小了各种非理想因素的影响。并行判决电路实现数据的分接输出。仿真结果表明，该电路能正常恢复之间的伪随机数据。版图尺寸为。在电源电压下，输入伪随机速率时，功耗为，恢复出的数据和时钟的抖动峰峰值分别为和。关键词时钟与数据恢复，锁相环，鉴频鉴相器，电荷泵，压控振荡器，连续速率万方数据