个内部的电压参考源和个高速的串行接口。的高速串行接口包含四根信号线串行时钟输入串行数据输入串行数据输出帧同步信号片选信号。接口设计具有两个高速全双工多通道缓冲串行接口其方便的数据流控制可使其与大多数同步串行外围设备接口。是在标准串行接口的基础上对功能进行扩展的，除了具有标准串口的功能特点外，其灵活性体现在以下几个方面双缓冲区发送，三缓冲区接收，允许连续数据流传输可与等兼容设备直接接口可编程帧同步数据时钟极性，支持外部移位时钟和内部频率可编程移位时钟④拥有相互独立的数据发送和接受帧同步脉冲和时钟信号多通道发送和接收，最多可达个通道，速度可为。的串口工作于时钟停止模式时与协议兼容。当将配置为时钟停止模式时，发送器和接收器在内部得到同步，这时可作为的主设备或从设备。发送时钟信号对应于协议中的串行时钟，发送帧同步信号对应于从设备的使能信号。在这种方式下对接收时钟信号和接收帧同步信号将不进行连接，因为它们的内部与和相连接。设计中采用的关键技术随着电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡，印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计，线迹互连和板层的影响可以不考虑，当频率超过时，互连关系必须传输线考虑，而在评定系统性能时也必须考虑印刷电路板材的电参数。因此，高速系统的设计必须面对互连延迟引起的时序问题以及串扰传输线效应等信号完整性问题。由于本系统的最高频率达到了，在高速运行过程中可能会出现信号完整性的问题，是指信号在电路中以正确的时序和电压作出响应的能力。如果电路中的信号能够以要求的时序持续时间和电压幅度到达接收端，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。因此设计过程特别注意了关键信号的走线，在高速信号的终端都增加了小电阻或排阻进行阻抗匹配，匹配电阻必须靠近高速信号的源驱动端。另外，必须给高速的信号线提供个尽可能小的信号回路。本系统有模拟电路和数字电路两部分，为了避免数字信号祸合到模拟电路中，在系统的设计中要采用合理的接地技术将模拟地和数字地通常分开。设计中将模拟电路的地通过单点接地到点，数字电路的地通过单点接地到点，然后二者最后连接到块。这样有效了避免了相互之间的干扰。由于板上传输线具有等效的电阻和电感等特性，设计中对所有的模拟信号的走线都进行了加宽处理。为保证系统的电源完整性，在输入电源电源电源的输出处都增加了大容量的储能电容，在所有芯片的各个电源管脚处都增加了去祸电容。而且在布局时将去祸电容放到了引脚的最近处，采用较宽的走线连接到电源和地，有效的实现了电源的滤波。硬件平台的调试与结果系统的开发是个复杂的过程，在系统的设计和调试中不但需要数字信号处理方面的理论知识，而且还需要对各种芯片外围硬件电路以及开发工具等都具有丰富的实际开发经验。当硬件平台建立好后，重要工作就是硬件调试和软件硬件联调。硬件调试是检测硬件平台设计是否合理的重要方法，通过硬件调试能为后续软件调试和系统的最终实现提供保障。由于本系统是个基于的系统，在系统的调试中主要测试步骤和实际结果如下首先测量电路板的电源和地是否有短路现象，如有短路现象会对电路板上的器件造成损坏，出现短路情况应该及时检查电阻电容以及芯片的焊接电路板上所采用器件多为小封装器件，管脚间距教小，容易出现短路现象，焊接完成后要认真检查。通过实际测量该系统没有出现短路想象。系统上电检测，上电前应该首先检查电源的正负极性及输入电压的幅度，然后上电。上电后应快速检测电路板上主要电源芯片的输出电压和内核电压，若电压值不正确应立即断电检查原因以免损坏电路板上器件。通过实际的测量本系统各点电压均正常，和电源的纹波较小，有助于系统的稳定运行。检测系统的复位信号是否工作正常，系统在复位后部分器件会检测自身的工作状态，如果复位信号工作不正常很大程度上会影响整个系统的工作状态，使系统不能实现预期的功能。④用示波器查看系统中主要的时钟信号的波形，包括输入时钟信号输出时钟信号和的系统时钟信号及帧同步时钟信号需要结合的开发环境和仿真器进行测试。如果时钟信号走线不合理会造成信号线上的过冲现象，直接导致系统不能正常工作。通过实际检测，本系统的时钟信号波形良好，没有严重的过冲现象。测量所准备的测试信号源的工作电压和工作频率是否在系统的允许范围内。经过实际的检测与调试得到个稳定的硬件平台后便可以进行软件的联调了。数字滤波器的定点实现芯片的定点运算在定点芯片中，采用定点数进行数值运算，其操作数般采用整型来表示。个整型的最大表示范围取决于芯片所给定的字长，般为位或位。显然，字长越长，所能表示的数的范围越大，精度也越高。如无特别的说明，下面均以位字长为例。芯片的数以的补码形式表示。每个位数用个符号位来表示数的正负表示数值为正，则表示数值为负，其余位表示数值的大小。因此，二进制数二进制数对芯片而言，参与数值运算的数就是位的整型数。但在许多情况下，数学运算过程中的数不定都是整数。那么，芯片是如何处理小数的呢应该说，芯片本身无能为力。那么芯片如何处理各种小数呢这其中关键就是由程序员来定个数的小数点处于位中的哪位。这就是数的定标。通过设定小数点在位数中的不同位置，就可以表示不同大小和不同精度的小数了。数的定标有表示和表示两种。下表中列出了个位数的种表示表示及它们所能表示的十进制数值的范围。表示表示及范围表示表示十进制数表示范围从表中可以看出，同样个位数，若小数点设定的位置不同，它所表示的数也就不同。但对于芯片来说，处理的方法是相同的。从上表中还可以看出，不同的表示的数不仅范围不同，而且精度也不相同。越大，数值范围越小，但精度越高相反，越小，数值范围越大，但精度越低。因此，对定点数而言，数值范围与精度是对矛盾，个变量要想能够表示较大的数值范围，必须以牺牲精度为代价要想提高精度，则数的表示范围就相应的减小，在实际的定点算法中，为达到最佳的性能，必须充分考虑这点。浮点数与定点数的转换关系可以表示为浮点数转换为定点数定点数转换为浮点数为了最大限度的保持数的精度，在将浮点数转换为。当给系统送入个包含的正弦波模拟信号源作为系统的输入信号源，并将仿真得到的数字滤波器的系数带入所编写的程序代码中，编译运行后实验结果符合预期结果。下图为实验结果图。滤波前输入信号波形滤波后输入信号波形所完成的工作研究了数字滤波的理论知识，为系统整体设计奠定了理论基础研究了软件在数字信号处理，尤其是数字滤波器处理中的应用，得出了几种数字滤波器的基本模型研究了公司数字信号处理器的内部结构及片上资源，并研究通信电子线路中各种接口的相互连接关系，设计了个价格低功耗小精度高的数字滤波器系统。④研究了高速电路中如何进行走线，使系统具有良好的信号完整性和电源完整性，从而使系统能够更加稳定的工作。研究了如何在定点中实现数字滤波器的算法，主要是有限长冲激响应数字滤波器的算法。编写套可行的高效的数字滤波器程序。研究了公司系统开发工具的应用，结合平时积累的数字电路调试经验，利用实验室的现有资源对所开发的系统进行了长时间的调试，使得软件程序能在硬件平台上得以稳定的运行。参考文献程佩青数字信号处理教程北京清华大学出版社，邹彦原理及应用北京电子工业出版社，桑国明，刘智数字滤波器的实现大连大学学报，丁玉美，高西全数字信号处理西安西安电子科技大学出版社，吴湘淇信号系统与信号处理北京电子工业出版社，薛年喜在数字信号处理中的应用北京清华大学出版社，胡虎，万秋玉，周彤数字滤波器的实现哈尔滨理工大学学报，抚慰鹏，刘建平带阻滤波器优化设计研究系统工程与电子技术，赵红怡，张常年数字信号处理及其实现北京化学工业出版社，陈亚勇等著，信号处理详解北京人民邮电出版社，乔瑞萍，崔涛，张芳娟原理及应用西安西安电子科技大学出版社，刘益成应用程序设计与开发北京北京航空航天大学出版社，孙克梅，刘洋数字滤波器在上的实现沈阳航空工业学院学报，周金治基于与的语音信号滤波兵工自动化，张雄伟，陈亮，徐光辉芯片的原理与开发应用版北京电子工业出版社，致谢四年的大学生活即将结束，在此期间得到了很多老师和同学的关心与支持，借此机会向所有他们表示忠心的感谢,首先感谢我的导师刘红喜。无论在学习上还是科研上都得到了他的悉心指导培养和关心。刘老师严谨的治学态度丝不苟的工作作风敏锐的科研洞察力和渊博的知识给我留下了深刻的印象。在刘老师的指导下，使我最终顺利完成毕业设计。感谢在百忙之中抽出时间审阅本文的各位评阅老师。感谢所有在我学习期间，给予我帮助和关心的同学和朋友们。附录单通道定点数时，可以采用上取整的方法，在取整运算前，先加，即浮点数转换为定点数系统初始化程序设计系统的硬件设计之后，软件设计就成为系统设计的关键，个系统在很大程度上取决于软件设计是否合理与可靠。在进行数字滤波运算前必须进行些初始化程序。在本系统中初始化程序主要包括芯片的初始化矢量表初始和两个串行端口的初始化。共有三个控制和状态寄存器，对的控制是通过状态和控制寄存器来完成的。分别为状态寄存器状态寄存器和处理器模式状态寄存器。不同条件和模式下的状态都包含和包含存储器设置状态和控制信息。由于这些寄存器是存储器映像，所以可以像对数据存储器操作那样对它们进行读出和写入。在调用子程序或中断服务子程序时，可以将它们保存下来，返回时再恢复。芯片的初始化是设定芯片工作状态的重要步骤，只有正确进行芯片的初始化，才能保证芯片的正确