并仿真。两天的课程设计已经结束，虽然时间很短，但我不仅学到了许多关于的知识，认识到了的强大功能，更重要的是增强了我的实践动手能力，使我深刻地认识到仅仅学习课本上的知识是远远不够的，必须要多多动手，多多实践，才能真正理解并掌握所学的知识，达到学以致用的目的，为以后的工作积累了宝贵的经验，同时我也深深地感受到严谨的态度对于科学研究的重要性。由于在设计的过程中，点点的失误都可能造成整个系统的瘫痪，所以每个细节都要认真思考，认真操作，不能有丝百分的大意。这使我认识到要想做个科研工作者是多么的不易,自己身上的缺点还有很多，要靠以后艰苦的努力来克服,这次的课程设计给了我次非常重要也非常难得的实践机会，使我可以将平时课本上学习的理论知识应用于实际操作。设计的过程是十分艰苦的，由于从未接触过类似的领域，所以刚开始的时候片茫然，不知道该干些什么。随着研究的逐渐深入，自己渐渐的摸出头绪，掌握了些规律和方法，设计的成果也逐步成型，最终按照要求完成了设计。在实际操作的过程中，碰到了许多的困难，但最终在老师的耐心指导和同学的热情帮助下，按时完成了任务。在此对老师和同学们表示衷心的感谢,最后感谢老师给与我这次宝贵的实践机会,例数字跑表按键廾关消抖电路。对按键开关的消抖电路，采用个频率较低的时钟，对输入进行采样，消除抖动，频率较低的时钟六编译仿真及硬件测试编译仿真当完成了以上秒表系统各个模块的设计，就可以使用Ⅱ对本设计进行编译和仿真。首先使用文本编辑器输入本设计的所有模块的源程序，先对各个模块进行编译和仿真，当所有模块全部编译通过和仿真功能正确后，就可以利用图形编辑工具完成顶层设计，其设计图如顶层设计图所示。然后再对图形编辑器编辑出的顶层设计图进行全程编译，通过之后就可以进行系统的整体仿真了。其中各个模块的仿真已在模块设计中完成，在此从略，下面只说明系统的整体仿真。顶层设计图在仿真中，取的信号，合理选取和信号，就可以进行系统的整体仿真了。仿真后得到如下仿真波形图七实验心得及体会从实验中，我对整个流程有了初步了解对实验进行了深入学习，让我掌握硬件描述语言制的计数功能，同时输出进位信号。其端口功能同十进制计数模块，在次不再重复诉说。数码管扫描模块该模块的功能是选择各个计数端口来的数据，当相应的数据到来时，数据选择器选择数据后输出给七段译码器，同时输出位选信号，再接入到实验箱上的字数码显示电路上就可显示了。其模块图如下图所示为时钟信号输入端，是各个计数端口来的数据的输入端，为数据选择器选择数据后输出端，为位选信号输出端。七段译码显示模块该模块的功能就是把输入的四位二进制数据转换为七段数码管的显示编码，再输入到七段数码管中显示出数据。其模块图如下图所示为数据输入端，为数据输出端。五程序设计如下以下引脚锁定基于，芯片为例数字跑表顶层模块信号定义如下输入时钟信号异步复位信号暂停信号小数点，百分秒的高位和低位，秒信号的高位和低位，分信号的高位和低位,数据选择器数据选择模块定义三位二进制数作为选择数码管的变量，自加，当大于时归零，当为时分别将，的值赋给，当为时赋值为零。七段数码管显示译码器七段数码管译码器模块根据数字的显示形状编制真值表，当上模块为时，分别给赋以组八位二进制数，使数码管显示相应的数字。表七段数码管显示译码器真值表数字跑表的流程图数字跑表主要由计时器，七段数码管译码器组成。流程框图如图所示。图程序流程图表控制信号的作用复位异步复位信号，高电平有效同步暂停信号，低电平有效计数。共阴数码管的位选信号共阴数码管的段选信号三设计总体框图百分秒计数器秒计数器分计数器数码管译码器三硬件电路设计与程序设计设计思路今需设计个计时范围为秒小时的数字秒表，首先需要获得个比较精确的计时基准信号，这里是周期为的计时脉冲，可以把的信号经过分频的分频器三次分频得到，其中分频器经过两次分频得到的信号还可作为数码管扫描电路的时钟。其次，还需对每计数器设置清零信号输入和对六个计数器设置时钟使能信号，即计时允许信号，以便作为秒表的计时起停控制功能。为了方便控制所有计数模块清零和使能功能设计了个控制模块。最后把所有计数器的输出数据通过数码管扫描电路模块和七段译码显示模块作为输出，接到实验箱上的字数码显示电路上就可显示结果了。因此数字秒表可由三个分频器四个十进制计数器秒秒秒分两个六进制计数器秒分个控制器个数据选择器以及七段译码显示器组成，如总体框图所示。根据设计思路，本次设计就采用模块化设计，共分为分频器模块控制模块十进制计数模块六进制计数模块数码管扫描模块七段译码显示模块六个模块以及图形式顶层文件。下面我们分别对每个模块的功能进行描述程序进行设计以及各个模块功能的仿真。分频器模块根据设计需要，首先需要获得个比较精确的计时基准信号，这里是周期为的计时脉冲。我们可以把的信号经过分频的分频器三次分频得到此基准信号，所以需要设计个分频的分频器。此外，经过两次分频的信号还可以同时作为数码管扫描电路的时钟。其模块图如下图所示为时钟输入信号，为分频的输出信号。控制模块为了方便控制所有计数模块清零和使能功能需要设计个控制模块，所以该模块的功能就是控制什么时候发出置零信号和使能信号来控制计数器工作。其模块图如下图所示为开始暂停功能按钮下降沿有效，初次按下它时控制计数器清零为低电平，使计数器计数为高电平再次按下它时，保持为低电平，跳变为低电平，如此重复循环。为清零按钮下降沿有效，无论何时按下它时，跳变为高电平，变为低电平，以达到使计数器清零的目的。十进制计数模块此模块的功能就是完成十进制的计数功能，同时输出进位信号。其模块图如下图所示为时钟信号输入端，为计数器清零端高电平有效，为计数器使能端高电平有效为数据输出端，为进位信号输出端。六进制计数模块此模块的功能就是完成六进课程设计报告数字跑表学院机械与电子工程学院专业电子科学与技术学号姓名熊设计目的学会利用Ⅱ发热宏单元和所学的数字电路知识，搭建复杂点的数字电路或系统。学会使用的程序语言设计数字跑表，设计主要包括功能分析方案设计和电路测试几个步骤。二设计内容设计个数字跑表，具有如下功能。复位和暂停，秒表计时等功能。跑表计时长度可达小时，计时精度为秒。通过位数码管分别显示跑表的分秒和百分秒。控制端取值功能复位异步清零计数计数暂停键暂停计数方案论证数字跑表设三个输入端，分别为时钟输入，复位，启动暂停按键。复位信号高电平有效，可对跑表异步清零当启动暂停键为低电平时跑表开始计时，为高电平时暂停，变低后在原来的数值基础上继续计数。数字跑表的结构示意图如下图跑表示意图模块电路设计数字跑表实际上为计数器，数据选择器，七段数码管译码器等模块构成，核心模块应为计数器，其次为暂停控制和清零控制。计时电路计时电路又分为百分秒计时电路秒计时电路和分计时电路三个模块。百分秒计时电路是个进制的计数器，以输入信号作为计数时钟，其进位信号作为秒计数电路的计数时钟，当秒计数器计满时，产生的进位信号又作为分计数电路的计数时钟。电路的暂停和复位信号用于控制计时的开始停止和清零。计数器模块数字跑表的计时器功能是，当为低电平时开始计数，百分秒低位自加，加到九时归零，百分秒高位自加，加到九时归零，且向秒位发出个高电平，秒低位自加，加到九时归零，秒高位自加，加到五时归零，且向分位发出个高电平，分低位自加，加到六时系统清零。数例数字跑表段数码管译码显示模块。段数码管译码显示模块位，进制数输入位，数码管的段